메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류
인문학
인문학 일반 역사학 철학 종교학 어문학 기타 인문학
사회과학
사회과학 일반 경영학 관광학 교육학 군사학 문헌정보학 법학 사회학 신문방송학 심리과학 정치외교학 지리학 행정학 경제학 무역학 인류학 기타 사회과학
자연과학
자연과학 일반 물리학 생물학 생활과학 수학·통계학 천문학 지구과학 화학 기타 자연과학
공학
공학 일반 건축공학 기계공학 산업공학 재료·에너지공학 전기전자공학 조선해양공학 화학공학 컴퓨터학 기타공학
의약학
의학 일반 간호학 수의학 약학 한의학 기초의학 임상의학 기타 의약학
농수해양학
농수해양학 일반 농학 수산학 식품과학 임학 축산학 해상운송학 기타 농수해양학
예술체육학
예술 일반 디자인 미술 미용 사진 음악학 의상 체육 공연매체예술 기타 예술체육학
복합학
학제간연구 과학기술학 뇌인지과학 기술정책 기타 복합학

ENG

추천
검색

논문 기본 정보

자료유형
학위논문
저자정보

유재남 (충남대학교, 忠南大學校 大學院)

지도교수
이희덕
발행연도
2015
저작권
충남대학교 논문은 저작권에 의해 보호받습니다.

이용수2

표지
AI에게 요청하기
추천
검색

이 논문의 연구 히스토리 (2)

2015

PMOSFET의 NBTI stress와 CHC stress에 따른 1/f noise 변화 및 신뢰성 특성 분석
유재남 전자전파정보통신공학과 2015.01 학위논문

2014

PMOSFET의 채널 길이에 따른 NBTI 스트레스와 CHC 스트레스의신뢰성 특성 비교 분석
유재남 ,  이희덕 ,  권성규 외 5명 전기전자재료학회논문지 2014.01 학술저널

초록· 키워드

오류제보하기
In this work, gate length dependence of NBTI(Negative-bias Temperature Instability) and CHC(Channel-hot-carrier) characteristics in Si based 0.13 μm, 0.25 μm, 0.5 μm, 1.0 μm of PMOSFET is investigated. We found that at short gate length PMOSFET of 0.13μm, the degradation of CHC stress at room temperature is more effective than degradation of NBTI stress at 125oC. When CHC stress is applied at short gate length PMOSFET, it is occurred not only trapping of holes, but also breaking of Si-H bond by hot-hole as NBTI degradation. Also, generated hydrogens by breaking of Si-H bond are diffusing into gate oxide and breaking SiO2 bond as NBTI degradation. By these degradation, lifetime of CHC stress is decreased tremendously and that becomes similar with lifetime of NBTI stress. We will show that lifetime of each stresses, interface state density(Nit),and oxide trap density at quasi Fermi level(Nt(EF)) for comparison these degradations.

목차

1. 서론 1
1.1 반도체의 도입 1
1.2 반도체의 시장 동향 2
1.3 비메모리 반도체란? 4
1.4 신뢰성 특성 분석의 필요성 5
1.5 noise 특성 분석의 중요성 6
Reference 7
2. Analog IC에서의 PMOSFET의 적용 8
2.1 PMOSFET noise 특성 및 신뢰성 분석의 필요성 9
Reference 11
3. PMOSFET 신뢰성 분석의 이론적 배경 12
3.1 trap analysis의 필요성 12
3.1.1 interface state 13
3.1.1.1 공정을 통한 interface state의 개선 15
3.1.1.2 interface state의 영향 16
3.1.2 Oxide trap 18
3.1.3 trap이 전기적 특성에 미치는 영향 19
3.1.3.1 threshold voltage 19
3.1.3.2 Drain saturation current 20
3.1.3.3 maximum trans-conductance 20
3.1.3.4 Subthreshold swing 21
3.1.3.5 Output resistance 21
3.1.3.6 Gate-induced Drain Leakage(GIDL) 22
3.2 PMOSFET에 영향을 미치는 stress의 종류 23
3.2.1 NBTI(Negative-bias Threshold instability) stress 23
3.2.2 CHC(Channel hot-carrer) stress 25
3.3 본 논문의 목적 27
Reference 28
4. 이론적 배경 31
4.1 Noise란? 31
4.2 외부에서 발생하는 noise와 내부에서 발생하는 noise 32
4.2.1 외부에서 발생하는 noise 32
4.2.2 내부에서 발생하는 noise 32
4.2.2.1 Thermal noise 33
4.2.2.2 Shot noise 34
4.2.2.3 Generation-Recombination noise (Random Telegraph Signal noise) 34
4.2.2.4 1/f noise 36
4.2.2.4.1 number fluctuation model 37
4.2.2.4.2 mobility fluctuation model 41
4.2.2.4.3 Unified model 44
4.3 Charge pumping method 45
Reference 49
5. 측정 환경 51
5.1 1/f noise 측정 51
5.2 NBTI/CHC stress 52
5.3 Charge pumping 53
6. 측정 조건 설정 54
6.1 실험 대상 및 조건 54
6.1.1 NBTI stress의 신뢰성 및 1/f noise 평가 54
6.1.1.1 stress 조건 설정 54
6.1.1.1.1 stress temperature 설정 54
6.1.1.1.2 stress bias 설정 55
6.1.1.1.3 stress time 설정 56
6.1.1.1.4 1/f noise 조건 설정 57
6.1.1.1.5 Charge pumping 조건 설정 58
6.1.2 CHC stress의 신뢰성 및 1/f noise 평가 61
6.1.2.1 stress 조건 설정 61
6.1.2.1.1 stress temperature 설정 61
6.1.2.1.2 stress bias 설정 61
6.1.2.1.3 stress time 설정 63
6.1.2.1.4 1/f noise 조건 설정 64
6.1.2.1.5 Charge pumping 조건 설정 64
Reference 66
7. 실험 결과 67
7.1 NBTI stress의 신뢰성 및 1/f noise 측정 67
7.1.1 Gate voltage에 따른 drain current 변화 67
7.1.1.1 Constant-current threshold voltage 변화 70
7.1.1.2 Extrapolated threshold voltage 변화 71
7.1.1.3 Drain saturation current 변화 72
7.1.1.4 transconductance 변화 73
7.1.1.5 Sub-threshold swing 변화 74
7.1.1.6 Gate-induced drain leakage current(GIDL) 변화 75
7.1.2 Drain voltage에 따른 drain current 변화 76
7.1.2.1 output resistance 변화 79
7.1.3 Flicker noise 변화 81
7.1.3.1 stress time 에 따른 SID 변화 84
7.1.4 charge pumping current 변화 85
7.1.4.1 interface state density 변화 88
7.2 상온에서의 CHC stress의 신뢰성 및 1/f noise 측정 90
7.2.1 Gate voltage에 따른 drain current 변화 90
7.2.1.1 Constant-current threshold voltage 변화 93
7.2.1.2 Extrapolated threshold voltage 변화 94
7.2.1.3 Drain saturation current 변화 95
7.2.1.4 transconductance 변화 97
7.2.1.5 Sub-threshold swing 변화 98
7.2.1.6 Gate-induced drain leakage current(GIDL) 변화 99
7.2.2 Drain voltage에 따른 drain current 변화 100
7.2.2.1 output resistance 변화 103
7.2.3 Flicker noise 변화 104
7.2.3.1 stress time 에 따른 SID 변화 107
7.2.4 charge pumping current 변화 109
7.2.4.1 interface state density 변화 111
7.3 125도에서의 CHC stress의 신뢰성 및 1/f noise 측정 113
7.3.1 Gate voltage에 따른 drain current 변화 113
7.3.1.1 Constant-current threshold voltage 변화 116
7.3.1.2 Extrapolated threshold voltage 변화 117
7.3.1.3 Drain saturation current 변화 119
7.3.1.4 transconductance 변화 120
7.3.1.5 Sub-threshold swing 변화 121
7.3.1.6 Gate-induced drain leakage current(GIDL) 변화 122
7.3.2 Drain voltage에 따른 drain current 변화 123
7.3.2.1 output resistance 변화 126
7.3.3 Flicker noise 변화 127
7.3.3.1 stress time 에 따른 SID 변화 130
7.3.4 charge pumping current 변화 131
7.3.4.1 interface state density 변화 134
Reference 136
8. 결론 및 고찰 137
8.1 동작전압에서의 10% lifetime 137
8.1.1 Length에 따른 동작전압에서의 parameter 별 lifetime 141
8.1.2 oxide trap, interface state 변화 144
8.1.3 breakdown mechanism 145
8.1.4 parameter의 degradation 원인 145
8.2 interface state의 threshold voltage에 미치는 영향 146
8.3 interface state가 GIDL에 주는 영향 148
8.4 RMS noise current와 신호 대 잡음비(SNR) 152
8.5 고찰 155
Reference 156
Abstract 160

최근 본 자료

전체보기

댓글(0)

0