메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색

논문 기본 정보

자료유형
학위논문
저자정보

박상현 (고려대학교, 高麗大學校 大學院)

지도교수
金錫基
발행연도
2014
저작권
고려대학교 논문은 저작권에 의해 보호받습니다.

이용수1

표지
AI에게 요청하기
추천
검색

이 논문의 연구 히스토리 (2)

초록· 키워드

오류제보하기
Recently, the flat panel display resolution is up to UHD (Ultra high Definition) and the application needs to meet the narrow vessel. To meet the narrow vessel is restricted a Intra Panel wiring, in addition to meet the UHD resolution, the data transfer rate must be increased. Accordingly the Intra-Panel Interface of Source Driver IC is changed to the Point-to-Point Clock Embedded Interface by using DLL (Delay-Locked Loop). The setup and hold time is restricted due to increasing data transfer rate for the high- resolution and the narrow vessel. So we need to design a DLL with low jitter characteristic. In this paper, we propose a new architecture of charge pump that is reduced jitter characteristic of DLL. The proposed low jitter charge pump has been designed by 0.18μm 1-poly 3-metal CMOS technology and simulated by HSPICE. From the simulation results, it is shown that the jitter of DLL is 2.667ps

목차

제1장 서 론
1.1 연구 배경
1.2 논문의 구성
제2장 소스 드라이버 IC 인터페이스의 배경 지식
2.1 초박막 액정 표시장치 페널의 기본 구조
2.2 소스 드라이버 IC 구동 방식
2.2.1 소스 드라이버 IC 구조
2.2.2 포인트 투 포인트 인트라-패널 인터페이스
2.2.3 클럭 임베디드 인터페이스 프로토콜
2.3 소스 드라이버 IC 수신기
2.3.1 전류모드 전송방식
2.3.2 비교기
2.3.3 지터 특성
2.3.4 클럭 데이터 복원기 (Clock Data Recovery)
2.4 지연 고정 루프 동작원리
2.4.1 위상 주파수 비교기 (Phase Frequency Detector)
2.4.2 전압제어 지연라인 (Voltage Controlled Delay Line)
제3장 제안된 전하 펌프
3.1 전하 펌프
3.2 제안된 전하 펌프
3.2.1 전류 매칭과 정적 위상 옵셋
3.2.2 전하 공유 효과의 제거
3.2.3 전하 주입과 클럭 피드쓰루 효과의 제거
3.2.4 새로 제안된 전하 펌프
제4장 HSPICE 모의실험 및 EDS 결과
4.1 전하 펌프 모의실험 결과
4.2 소스 드라이버 IC 수신기의 레이아웃
4.3 소스 드라이버 IC의 EDS 결과
제5장 결 론
References

최근 본 자료

전체보기

댓글(0)

0