메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

논문 기본 정보

자료유형
학술대회자료
저자정보
저널정보
대한전자공학회 대한전자공학회 학술대회 2013년도 대한전자공학회 추계종합학술대회
발행연도
2013.11
수록면
135 - 138 (4page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

이 논문의 연구 히스토리 (2)

초록· 키워드

오류제보하기
Recently, the flat panel display resolution is up to UHD (Ultra high Definition) and the application needs to meet the narrow vessel. To meet the narrow vessel is restricted a Intra Panel wiring, in addition to meet the UHD resolution, the data transfer rate must be increased. Accordingly the Intra-Panel Interface of Source Driver IC is changed to the Point-to-Point Clock Embedded Interface by using DLL (Delay-Locked Loop). The setup and hold time is restricted due to increasing data transfer rate for the highresolution and the narrow vessel. So we need to design a DLL with low jitter characteristic. In this paper, we propose a new architecture of charge pump that is reduced jitter characteristic of DLL. The proposed low jitter charge pump has been designed by 0.18μm 1-poly 3-metal CMOS technology and simulated by HSPICE. From the simulation results, it is shown that the jitter of DLL is 2.667ps.

목차

Abstract
Ⅰ. 서론
Ⅱ. 본론
Ⅲ. 구현
Ⅳ. 결론 및 향후 연구 방향
참고문헌

참고문헌 (0)

참고문헌 신청

이 논문의 저자 정보

이 논문과 함께 이용한 논문

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2015-560-001002740