메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색

논문 기본 정보

자료유형
학위논문
저자정보

김호룡 (호서대학교, 호서대학교 일반대학원)

지도교수
안진호
발행연도
2013
저작권
호서대학교 논문은 저작권에 의해 보호받습니다.

이용수2

표지
AI에게 요청하기
추천
검색

이 논문의 연구 히스토리 (3)

초록· 키워드

오류제보하기
TSV-based 3D-ICs can be applied to variable areas for its excellent characteristics like low-power consumption, small-size and high-density. Compared to previous IC fabrication process, 3D-ICs need additional processes of making TSVs and stacking dies or wafers. And, local hot spots and background temperature rising due to stacked structure cause the downfall of reliability and yield of ICs. So, we must focus on the development of various test techniques for testability and yield improvements on 3D-ICs.
In this paper, the test scheduling algorithm capable of solving the thermal problem in test mode of a 3D SOC without the loss of test time is proposed. The proposed method can reduce the maximum temperature in test mode with the test order control based on the neighborhood cores located in hot spot areas. Experimental results on ITC''02 benchmark circuits show the proposed scheduling method is efficient for the temperature control and the reduction of test time and will be a viable solution for 3D SOC test.

목차

Ⅰ. 서 론 1
Ⅱ. 3D-IC 테스트 방법 3
1. 3D-IC의 필요성 및 제작 과정 3
2. 3D-IC 테스트 구조 8
3. 3D-IC 테스트 과정 10
4. 테스트 스케줄링 14
Ⅲ. 발열 고려 3D-IC 테스트 스케줄링 18
1. 문제 정의 18
2. 발열 고려 테스트 스케줄링 과정 23
3. 코어간 인접도 계산 26
4. 핫스팟 코어의 결정 28
Ⅳ. 성능 평가 30
1. 실험 과정 30
가. 테스트 회로 및 조건 30
나. 온도 시뮬레이션 31
2. 실험 결과 33
가. 핫스팟 코어의 결정 33
나. 발열 고려 테스트 스케줄링 결과 35
다. 종합적 고찰 39
Ⅴ. 결 론 41
참고 문헌 42
영문 초록 45

최근 본 자료

전체보기

댓글(0)

0