메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

논문 기본 정보

자료유형
학술저널
저자정보
저널정보
한국정보기술학회 한국정보기술학회논문지 한국정보기술학회논문지 제11권 제11호(JKIIT, Vol.11, No.11)
발행연도
2013.11
수록면
19 - 25 (7page)
DOI
10.14801/kiitr.2013.11.11.19

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

이 논문의 연구 히스토리 (3)

초록· 키워드

오류제보하기
본 논문에서는 동일 다이를 적층한 3D-IC 구조를 고려하여 발열 문제를 최소화하여 전체적인 칩 안정성 및 수율 향상을 유도할 수 있는 테스트 스케줄링 기법을 제안하였다. 제안하는 기법은 테스트 병렬성은 유지하면서도 잠재적인 핫스팟 영역을 포함하는 코어를 사전에 파악하여 이러한 코어들이 동시에 테스트되지 않도록 순서를 조정하는 방식이다. 이 때 적층구조를 고려하여 핫스팟 코어와 인접한 코어는 테스트 시작시간을 충분히 분리하여 열의 발산과 전달이 용이하도록 한다. 실험 결과 제안하는 방식은 테스트 시간 상승 억제 효과와 온도 제어 기능을 동시에 만족시킬 수 있음을 확인하였다. 또한 계산시간까지 고려하면 고밀도 3D SOC에서도 충분히 적용 가능할 것으로 판단된다.

목차

요약
Abstract
Ⅰ. 서론
Ⅱ. 제안하는 발열 고려 3D-IC 테스트 스케줄링
Ⅲ. 실험 및 성능 평가
Ⅳ. 결론
References

참고문헌 (12)

참고문헌 신청

이 논문의 저자 정보

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2014-560-002646104