메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색

논문 기본 정보

자료유형
학위논문
저자정보

박영배 (창원대학교, 창원대학교 대학원)

지도교수
김영희
발행연도
2013
저작권
창원대학교 논문은 저작권에 의해 보호받습니다.

이용수7

표지
AI에게 요청하기
추천
검색

이 논문의 연구 히스토리 (2)

초록· 키워드

오류제보하기
PMIC (Power Management IC)는 전자기기의 전력을 관리하는 IC 이다. PMIC용 OTP 메모리는 주로 아날로그 트리밍을 위한 용도로 사용되기 때문에 대용량의 메모리가 필요 없으므로 수 백 Kbit 이하의 메모리 용량을 요구하며 한 개의 메모리 통하여 다양한 응용분야에 대응하기 위하여 넓은 전압 범위에서 사용 할 수 있으며, 가격 경쟁력을 갖추기 위해 저면적의 OTP 메모리를 요구하고 있다.
eFuse OTP 메모리는 8.5V 이상의 프로그램 전압을 필요로 하는 안티퓨즈 OTP 메모리에 비해 프로그램 전압이 5.5V 정도로 낮아 별도의 프로그램 전원이 필요하지 않은 장점이 있으며, logic 공정에서 지원 되는 LV, MV 소자를 사용함으로써 추가적인 공정이 필요 없다는 장점이 있다. 따라서 본 논문에서 안티퓨즈 OTP 메모리 대신 eFuse OTP 메모리를 선호한다.
본 논문에서는 program-verify-read 모드를 갖는 고신뢰성 24-bit differential paired eFuse OTP 메모리를 설계하였다. 제안된 program-verify-read 모드에서는 프로그램 된 eFuse 저항의 변동을 고려하여 가변 풀-업 부하(variable pull-up load)를 갖는 센싱 마진 테스트 기능을 수행하는 동시에 프로그램 데이터와 read 데이터를 비교하여 PFb(pass fail bar) 핀으로 비교 결과를 출력한다. 그리고 모의 실험 결과 program-verify-read 모드에서 24-비트 differential paired eFuse OTP와 24-비트 듀얼 포트 eFuse OTP IP의 센싱 저항은 각각 4kΩ과 50kΩ으로 differential paired eFuse OTP의 센싱저항이 작게 나왔다.
본 논문에서는 전력 반도체용 Magnachip’s 0.18㎛ 공정기반의 고신뢰성 24 비트 eFuse OTP 메모리 IP를 설계하였다. 새롭게 제안된 구조의 레이아웃 면적은 367.965㎛ × 107.34㎛으로서 0.0395㎟ 이다.

목차

등록된 정보가 없습니다.

최근 본 자료

전체보기

댓글(0)

0