메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색

논문 기본 정보

자료유형
학위논문
저자정보

문종호 (성균관대학교, 성균관대학교 일반대학원)

지도교수
전정훈
발행연도
2013
저작권
성균관대학교 논문은 저작권에 의해 보호받습니다.

이용수0

표지
AI에게 요청하기
추천
검색

이 논문의 연구 히스토리 (2)

초록· 키워드

오류제보하기
본 논문에서는 고속 직렬 링크에 사용할 수 있는 5비트 2.0GS/s 2-way time interleaved 파이프라인 ADC 기반의 수신기를 소개한다. 샘플링 주파수를 높이기 위해, ADC 각 단은 트랙킹과 증폭이 동시에 수행되는 전류 모드 구조를 사용하였다. 또한 ADC 각단에 1-tap FIR 필터를 탑재하여 별도의 디지털 후처리 없이 채널의 ISI를 감소시켰다. 제안한 수신기는 110nm 공정을 사용하여 설계하였다. 메모리를 제외한 수신기는 0.580.42의 크기를 갖고, 동작전압 1.2V에서 91mW의 전력을 소모한다. 시뮬레이션 결과 2.0GS/s 샘플링 주파수에서 20MHz의 입력 주파수와 Nyquist 주파수인 1.0GHz 입력신호에 대하여 동일하게 26.0dB의 SNDR과 4.0비트의 ENOB특성을 확보하였다.

목차

제1장 서 론 2
1 연구의 동기와 논문의 구성 2
1.1 연구의 동기 2
2 논문의 구성 3
제2장 대역 제한된 채널과 채널 등화기 4
1 대역 제한된 채널과 ISI 4
2 ISI 제거를 위한 필터 설계 6
3 디지털 전송 시스템에서의 채널 등화기법 7
3.1 선형 등화기 7
3.2 비선형 등화기 11
제3장 고속 serial-link 수신기 구조 12
1 Serial-link 송수신기 12
2 ADC-Based 수신기 12
3 수신기 응용을 위한 고속 ADC 설계 시 고려사항 14
3.1 Serial-link 수신기의 설계 고려사항 14
3.2 고속 동작을 위한 증폭기의 특성인자 15
제4장 회로 설명 18
1 수신단의 전체 구조 18
2 고속 ADC 설계 20
2.1 Track & Hold 스위치 20
2.2 레벨시프터와 전압-전류 변환기 21
2.3 ADC 코어 동작 설명 24
2.4 전류 모드 비교기 29
2.5 임베디드 이퀄라이저 30
2.6 Test 회로 33
제5장 Simulation Results 34
제6장 결론 40
참고문헌 41
Abstract 43

최근 본 자료

전체보기

댓글(0)

0