지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
이용수
이 논문의 연구 히스토리 (2)
- 이 논문의 후속연구가 궁금하신가요?
- 연관 학술논문 또는 학술발표를 통해 보다 발전된 연구결과를 확인하실 수 있습니다.
- 이 논문의 연구 히스토리 확인하기
초록· 키워드
오류제보하기
본 논문에서는 고속 직렬 링크에 사용할 수 있는 5비트 2.0GS/s 2-way time interleaved 파이프라인 ADC 기반의 수신기를 소개한다. 샘플링 주파수를 높이기 위해, ADC 각 단은 트랙킹과 증폭이 동시에 수행되는 전류 모드 구조를 사용하였다. 또한 ADC 각단에 1-tap FIR 등화기를 탑재하여 별도의 디지털 후처리 없이 채널의 ISI를 감소시켰다. 제안한 수신기는 110nm 공정을 사용하여 설계하였다. 메모리를 제외한 수신기는 0.58×0.42㎟의 크기를 갖고, 동작전압 1.2V에서 91mW의 전력을 소모한다.. 시뮬레이션 결과 2.0GS/s 샘플링 주파수에서 20MHz의 입력 주파수와 Nyquist 주파수인 1.0GHz 입력신호에 대하여 동일하게 26.0dB의 SNDR과 4.0비트의 ENOB특성을 확보하였다.
목차
요약
Abstract
Ⅰ. 서론
Ⅱ. 수신단의 전체 구조
Ⅲ. 고속 ADC 설계
Ⅳ. 시뮬레이션 결과
Ⅴ. 결론
참고문헌
참고문헌 (8)
참고문헌 신청
1. [학술대회논문] - M. Harwood / 2007 / A 12.5 Gb/s serdes in 65 nm CMOS using a baud-rate ADC with digital receiver equalization and clock recovery / IEEE ISSCC Dig. Tech. Papers : 436 ~ 591
2. [학술지(정기간행물)] - C.-K. K. Yang / 2001 / A serial-link transceiver based on 8-GSamples/s A/D and D/A converters in 0.25- CMOS / IEEE J. Solid-State Circuits 36 (11) : 1684 ~ 1692
3. [학술지(정기간행물)] - E. Chen / 2010 / ADC-Based Serial I/O Receivers / Circuits and Systems I: Regular Papers, IEEE Transactions on 57 (9) : 2248 ~ 2258
4. [학술대회논문] - J. Cao / 2009 / 21.7 A 500mW digitally calibrated AFE in 65nm CMOS for 10Gb/s serial links over backplane and multimode fiber / IEEE ISSCC Dig. Tech. Papers : 370 ~ 371
5. [학술지(정기간행물)] - A. Varzaghani / 2009 / A 4.8 GS/s 5-bit ADC-Based Receiver With Embedded DFE for Signal Equalization / Solid-State Circuits, IEEE Journal of 44 (3) : 901 ~ 915
2. [학술지(정기간행물)] - C.-K. K. Yang / 2001 / A serial-link transceiver based on 8-GSamples/s A/D and D/A converters in 0.25- CMOS / IEEE J. Solid-State Circuits 36 (11) : 1684 ~ 1692
3. [학술지(정기간행물)] - E. Chen / 2010 / ADC-Based Serial I/O Receivers / Circuits and Systems I: Regular Papers, IEEE Transactions on 57 (9) : 2248 ~ 2258
4. [학술대회논문] - J. Cao / 2009 / 21.7 A 500mW digitally calibrated AFE in 65nm CMOS for 10Gb/s serial links over backplane and multimode fiber / IEEE ISSCC Dig. Tech. Papers : 370 ~ 371
5. [학술지(정기간행물)] - A. Varzaghani / 2009 / A 4.8 GS/s 5-bit ADC-Based Receiver With Embedded DFE for Signal Equalization / Solid-State Circuits, IEEE Journal of 44 (3) : 901 ~ 915
이 논문의 저자 정보
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2014-569-000510168