지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학위논문
- 저자정보
- 발행연도
- 2013
- 저작권
- 한밭대학교 논문은 저작권에 의해 보호받습니다.
이용수0
이 논문의 연구 히스토리 (3)
2013
- 이 논문의 후속연구가 궁금하신가요?
- 연관 학술논문 또는 학술발표를 통해 보다 발전된 연구결과를 확인하실 수 있습니다.
- 이 논문의 연구 히스토리 확인하기
초록· 키워드
오류제보하기
본 연구에서는 데이터의 높은 의존성과 많은 연산량으로 인해 구조적 제약이 있는 HEVC(High Efficiency Video Coding) 복호기용 CABAC(Context based Adaptive Binary Arithmetic Coding)의 성능을 개선하기 위해 한 사이클에 두 개의 빈(bin)을 처리하는 고속의 하드웨어 구조를 제안한다.
영상 압축의 엔트로피 코딩은 CABAC과 CAVLC(Context Adaptive Variable Length Coding)를 주로 사용한다. CABAC은 CAVLC에 비해 많은 연산량을 요구하지만, 20%정도의 높은 압축률을 제공한다. 이 때문에 차세대 영상 압축 코덱인 HEVC에서는 CABAC이 채택되었다. CABAC은 이전 확률 상태에 따라 확률의 상태가 가변적으로 변화하기 때문에 순차적으로 빈을 처리 하며, 또한 연산을 반복적으로 수행하기 때문에 많은 연산량을 요구한다. CABAC의 이진 산술 복호기는 문맥에 따라 정규화 모드(Regular Mode), 바이패스 모드(Bypass Mode), 종결 모드(Termination Mode)로 나뉘어 동작한다. 모드선택에 따라 연산이 완료 된 후에, 다음 모드의 연산이 수행되기 때문에 데이터의 높은 의존성을 가지며, 이 때문에 고속 처리의 제약이 있다.
본 논문에서는 선택적으로 한번에 2개의 빈을 처리하는 구조가 적용된 CABAC의 복호기를 제안한다. 제안한 구조는 정규화 모드를 두 번 연속 사용할 경우 병목현상이 일어난다. 병목 현상을 해소하기 위해 낮은 상태의 확률 범위 값을 ROM에서 읽어 오는 동시에 Offset과 Range를 선 연산하는 구조를 제시하였다. 제안하는 구조는 전체적인 하드웨어의 크기를 유지하면서 병목 현상 없이 동작 속도를 향상 시킬 수 있다.
제안한 CABAC의 이진 산술 복호기는 Verilog HDL을 이용하여 설계하였으며, HEVC 참조 소프트웨어인 HM 8.1에서 추출한 데이터를 이용하여 검증하였다. TSMC 0.18㎛과 0.13㎛ CMOS 라이브러리로 합성한 결과 동작주파수는 210MHz와 263MHz로 동작하는 것을 확인하였다. 제안한 구조의 게이트 수는 7.6k와 7.2k이며, 기존 CABAC의 이진 산술 복호기와 비교하여 동작 주파수는 최대 40% 성능이 향상됨을 확인하였다.
영상 압축의 엔트로피 코딩은 CABAC과 CAVLC(Context Adaptive Variable Length Coding)를 주로 사용한다. CABAC은 CAVLC에 비해 많은 연산량을 요구하지만, 20%정도의 높은 압축률을 제공한다. 이 때문에 차세대 영상 압축 코덱인 HEVC에서는 CABAC이 채택되었다. CABAC은 이전 확률 상태에 따라 확률의 상태가 가변적으로 변화하기 때문에 순차적으로 빈을 처리 하며, 또한 연산을 반복적으로 수행하기 때문에 많은 연산량을 요구한다. CABAC의 이진 산술 복호기는 문맥에 따라 정규화 모드(Regular Mode), 바이패스 모드(Bypass Mode), 종결 모드(Termination Mode)로 나뉘어 동작한다. 모드선택에 따라 연산이 완료 된 후에, 다음 모드의 연산이 수행되기 때문에 데이터의 높은 의존성을 가지며, 이 때문에 고속 처리의 제약이 있다.
본 논문에서는 선택적으로 한번에 2개의 빈을 처리하는 구조가 적용된 CABAC의 복호기를 제안한다. 제안한 구조는 정규화 모드를 두 번 연속 사용할 경우 병목현상이 일어난다. 병목 현상을 해소하기 위해 낮은 상태의 확률 범위 값을 ROM에서 읽어 오는 동시에 Offset과 Range를 선 연산하는 구조를 제시하였다. 제안하는 구조는 전체적인 하드웨어의 크기를 유지하면서 병목 현상 없이 동작 속도를 향상 시킬 수 있다.
제안한 CABAC의 이진 산술 복호기는 Verilog HDL을 이용하여 설계하였으며, HEVC 참조 소프트웨어인 HM 8.1에서 추출한 데이터를 이용하여 검증하였다. TSMC 0.18㎛과 0.13㎛ CMOS 라이브러리로 합성한 결과 동작주파수는 210MHz와 263MHz로 동작하는 것을 확인하였다. 제안한 구조의 게이트 수는 7.6k와 7.2k이며, 기존 CABAC의 이진 산술 복호기와 비교하여 동작 주파수는 최대 40% 성능이 향상됨을 확인하였다.
목차
등록된 정보가 없습니다.
최근 본 자료
댓글(0)
0