메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

논문 기본 정보

자료유형
학술대회자료
저자정보
김한식 (한밭대학교) 류광기 (한밭대학교)
저널정보
대한전자공학회 대한전자공학회 학술대회 2012년도 대한전자공학회 추계종합학술대회
발행연도
2012.11
수록면
495 - 498 (4page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

이 논문의 연구 히스토리 (3)

초록· 키워드

오류제보하기
In this paper, CABAC hardware architecture precomputing Offset and Range is proposed to reduce processing time of regular mode operation in CABAC. The processing time of the proposed architecture is reduced because the operation using Offset and Range is processed when the architecture reads rLPS from rLPSROM. In order to take only one cycle to process two bins, the architecture uses two regular mode hardware. The proposed architecture is implemented to a single chip by using TSMC 0.18um CMOS technology. The gate count of the proposed architecture is 7.7k at clock frequency of 200MHz and the maximum clock frequency of the architecture is improved 33% compared with the previous one.

목차

Abstract
Ⅰ. 서론
Ⅱ. CABAC 알고리즘
Ⅲ. 제안하는 하드웨어 CABAC 구조
Ⅳ. 실험 및 고찰
Ⅴ. 결론
참고문헌

참고문헌 (0)

참고문헌 신청

이 논문의 저자 정보

이 논문과 함께 이용한 논문

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2015-560-000959075