메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

논문 기본 정보

자료유형
학술저널
저자정보
박현재 (인하대학교) 강진구 (인하대학교) 김용우 (한국교원대학교)
저널정보
대한전자공학회 전자공학회논문지 전자공학회논문지 제62권 제4호(통권 제569호)
발행연도
2025.4
수록면
36 - 44 (9page)
DOI
10.5573/ieie.2025.62.4.36

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
RISC-V 프로세서는 버클리 대학에서 개발된 오픈소스 ISA를 기반으로 하는 프로세서로, 저전력 소모와 높은 확장성을 바탕으로 다양한 임베디드 시스템에 널리 활용되고 있다. 그러나 C/C++와 같은 메모리 안전성이 보장되지 않는 프로그래밍 언어의 사용으로 인해 메모리 취약점 문제가 지속적으로 대두되고 있다. 본 논문에서는 순차(In-Order) 방식의 RISC-V 프로세서에서 낮은 성능 오버헤드로 힙 메모리 취약점을 탐지할 수 있는 하드웨어 설계를 제안한다. 순차 프로세서는 단순한 설계로 인한 낮은 비용과 전력 효율성을 바탕으로 많은 임베디드 시스템에서 널리 사용되지만, 제한된 자원으로 인해 메모리 안전성을 보장하기 위한 추가적인 탐지 기법 구현에 어려움이 있다. 이를 극복하기 위해, 본 논문에서는 메타데이터 테이블과 경계 검사 기법을 결합한 하드웨어 구조를 제안하여 성능 저하를 최소화하면서도 메모리 안전성을 강화하였다. 제안된 방법을 VC707 FPGA 평가보드에 적용하여 성능을 검증한 결과, 실행 시간에서 평균 13.08%의 오버헤드가 발생함을 확인하였다. 또한, Juliet Test Suite를 활용한 검증에서 Double-Free, Use-After-Free, Overflow와 같은 주요 취약점을 대부분 탐지하는 성능을 확인하였다. 이를 통해 제안된 순차 RISC-V 프로세서 기반 하드웨어 구조가 낮은 성능 오버헤드로 힙 메모리 취약점을 효과적으로 탐지할 수 있음을 검증하였다.

목차

요약
Abstract
Ⅰ. 서론
Ⅱ. 관련 연구
Ⅲ. 연구 방법
Ⅳ. 실험
Ⅴ. 결론 및 향후 연구 방향
REFERENCES

참고문헌 (0)

참고문헌 신청

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문과 함께 이용한 논문

최근 본 자료

전체보기

댓글(0)

0