지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술저널
- 저자정보
- 발행연도
- 2023.12
- 수록면
- 1,563 - 1,574 (12page)
- DOI
- 10.6109/jkiice.2023.27.12.1563
이용수
이 논문의 연구 히스토리 (3)
- 이 논문의 후속연구가 궁금하신가요?
- 연관 학술논문 또는 학술발표를 통해 보다 발전된 연구결과를 확인하실 수 있습니다.
- 이 논문의 연구 히스토리 확인하기
초록· 키워드
오류제보하기
Cortex-ARM과 80x86 계열과 같은 상업용 마이크로프로세서와 달리, RISC-V는 RISC 설계 철학을 갖는 개방되고 로열티가 없는 명령 집합 구조이다. 본 논문에서는 임베디드 시스템 응용을 위해 16-비트 압축 명령과 32-비트 명령 집합을 모두 지원하는 5단 파이프라인 구조의 RISC-V 프로세서를 설계하였다. 프로세서는 16-비트와 32-비트 정수 명령의 혼합으로 구성된 응용 프로그램을 처리하기 위해 16-비트 버퍼를 사용하는 명령 스케줄링 장치를 사용한다. 프로세서는 Verilog HDL로 구현한 후 RISC-V 툴체인, GDB, QEMU를 사용하여 생성한 프로그램 코드와 데이터를 메모리에 탑재한 메모리맵된 컴퓨터 시스템에 대해 Modelsim 시뮬레이터로 전체 동작을 검증하였다, Xilinx Artix FPGA(XC7A35T-1C5G324I) FPGA 구현 조건에서 RISC-V 프로세서는 66.7 MHz 동작 주파수와 명령당 평균 클록 수, CPI는 약 1.6을 갖고 있어서 임베디드 시스템을 제어하는 마이크로프로세서 코어로 응용할 수 있다.
목차
요약
ABSTRACT
Ⅰ. 서론
Ⅱ. 설계한 RISC-V 아키텍처 사양
Ⅲ. 하드웨어 설계
Ⅳ. 설계 검증 및 성능 분석
Ⅴ. 결론
REFERENCES
참고문헌 (23)
참고문헌 신청
K. Asanovic and D. A. Patterson, “Instruction sets should be free : The case for risc-v,” University of California, Berkeley: CA, Technical Report UCB/EECS-2014-146, 2014.
D. A. Patterson and A. Waterman, The RISC-V Reader : An Open Architecture Atlas, 1st ed. San Francisco, CA: Strawberry Canyon LLC, 2017.
M. G. H. Katevenis,, Reduced Instruction Set Architectures for VLSI, 1st ed. Cambridge, MA: The MIT Press, 1984.
RISCV admin, RISC-V Ecosystem Landscape, [Internet]. Available: https://github.com/riscv-admin/riscv-landscape.
The Linux Foundation Projects, RISE, RISC-V Software Ecosystem, [Internet]. Available: https://riseproject.dev/.
D. A. Patterson and A. Waterman, The RISC-V Reader : An Open Architecture Atlas, 1st ed. San Francisco, CA: Strawberry Canyon LLC, 2017.
M. G. H. Katevenis,, Reduced Instruction Set Architectures for VLSI, 1st ed. Cambridge, MA: The MIT Press, 1984.
RISCV admin, RISC-V Ecosystem Landscape, [Internet]. Available: https://github.com/riscv-admin/riscv-landscape.
The Linux Foundation Projects, RISE, RISC-V Software Ecosystem, [Internet]. Available: https://riseproject.dev/.
함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
RISC-V 프로세서의 모의실행 및 합성
한국인터넷방송통신학회 논문지
2019 .01
-
차세대 위성용 탑재프로세서 RISC-V
한국항공우주학회 학술발표회 초록집
2023 .04
-
RISC-V의 Hardware Performance Counter 구현
대한전자공학회 학술대회
2024 .06
-
32-bit RISC-V 프로세서에서 국산 블록 암호 성능 밴치마킹
정보보호학회논문지
2021 .06
-
차세대 공개키 암호 고속 연산을 위한 RISC-V 프로세서 상에서의 확장 가능한 최적 곱셈 구현 기법
정보보호학회논문지
2021 .06
-
RISC-V32I칩 구현 및 RV-32IM설계
대한전자공학회 학술대회
2024 .06
-
대규모 IoT 구동형 응용을 위한 RISC-V 기반의 재구성 가능한 결함에 안전한 프로세서 플랫폼
한국통신학회 학술대회논문집
2019 .01
-
[SC-3] Instruction Fetch and Schedule Unit for RISC-V Supporting the Compressed Instructions
INTERNATIONAL CONFERENCE ON FUTURE INFORMATION & COMMUNICATION ENGINEERING
2024 .01
-
32-bit RISC-V 프로세서에서 블록 암호 최적화 구현 동향 조사
한국정보과학회 학술발표논문집
2021 .06
-
RISC-V 성능 측정을 위한 Lightweight Hardware Performance Monitor 구현
대한전자공학회 학술대회
2022 .06
-
간략한 ISA 기반 RISC 프로세서 설계 및 구현
대한전자공학회 학술대회
2023 .06
-
Dynamic Branch Prediction 기반의 32-Bit RISC-V RV32IM 프로세서 설계 및 구현
전자공학회논문지
2024 .10
-
RISC-V 환경에서의 GCC/LLVM-Clang 성능 비교
한국정보과학회 학술발표논문집
2021 .06
-
FPGA 합성을 통한 RISC-V R-타입 ISA 동작 검증 및 리소스 분석
대한전자공학회 학술대회
2022 .11
-
RISC-V 코어를 이용한 슈퍼컴퓨터 CPU 설계 기술
대한전자공학회 학술대회
2022 .06
-
효율적인 연산 처리를 위한 RISC-V 기반 벡터 명령어 제안 및 컴파일러 지원 방법 연구
대한전자공학회 학술대회
2022 .06
-
Rotary Position Embedding 연산 가속을 위한 RISC-V custom vector instruction 설계 및 평가
한국정보과학회 학술발표논문집
2024 .12
-
Roofline 모델을 통한 OmniXtend 기반 RISC-V 시스템의 성능 고찰
대한전자공학회 학술대회
2024 .06
-
RISC-V 프로세서상에서의 효율적인 ARIA 암호 확장 명령어
정보보호학회논문지
2021 .06
-
초저전력 RISC-V 엣지 SoC 기술
대한전자공학회 학술대회
2021 .06
이 논문의 저자 정보
이 논문과 함께 이용한 논문
RISC-V 코어를 이용한 슈퍼컴퓨터 CPU 설계 기술
조용철
,
정재훈
,
여준기
외 6명
대한전자공학회 학술대회
2022
.06
RISC-V의 Hardware Performance Counter 구현
정원중
,
김준일
,
김선욱
대한전자공학회 학술대회
2024
.06
차세대 위성용 탑재프로세서 RISC-V
최종욱
,
천이진
한국항공우주학회 학술발표회 초록집
2023
.04
RISC-V32I칩 구현 및 RV-32IM설계
안인욱
,
이재윤
,
박성배
외 2명
대한전자공학회 학술대회
2024
.06
RISC-V RV32I 파이프라인 프로세서 및 주변장치 FPGA 검증
오호빈
,
심현진
,
최시훈
외 1명
대한전기학회 학술대회 논문집
2023
.11
최근 본 자료
댓글(0)
0