지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
이용수
초록· 키워드
오류제보하기
최근 다양한 영상의 해상도 포맷이 등장하였고, 디지털 기기는 이를 지원하기 위해 입력 영상의 해상도를 확대 또는 축소하는 전용 스케일러 칩을 내장하고 있다. 따라서 스케일러 칩의 성능과 하드웨어 크기는 중요하다고 할 수 있다. 본 논문에서는 Han이 제안한 조합 보간 스케일러 알고리즘을 Han, Jung이 제안한 Dual-clock을 가지는 라인 메모리 구조를 이용해 하드웨어 설계를 진행하였다. 제안하는 하드웨어는 QHD 환경에서 실시간으로 처리가 가능한 구조로, Verilog를 이용해 설계되었으며 Xilinx Vivado 2023.1을 이용하여 검증하였다. 또한 Han이 제안한 알고리즘과 하드웨어의 정량적 수치 평가 비교를 통해 성능을 검증하였다.
목차
Abstract
요약
Ⅰ. 서론
Ⅱ. 본론
Ⅲ. 하드웨어 합성 결과 및 성능 평가
Ⅳ. 결론
References
참고문헌 (0)
참고문헌 신청이 논문의 저자 정보
이 논문과 함께 이용한 논문
라인메모리 유형에 따른 이미지 처리 속도의 분석
한시연
,
정세민
,
강봉순
전기전자학회논문지
2023
.12
랜덤 노이즈를 이용한 안개 합성 영상 생성 방법
한시연
,
강봉순
한국정보기술학회논문지
2024
.08
Range-Gradation : 영상의 거리에 따른 안개 생성 방법
한시연
,
이재성
,
안수훈
외 1명
대한전자공학회 학술대회
2024
.06
스케일러 하드웨어의 구조 개선 연구
정세민
,
손정현
,
안수훈
외 1명
대한전자공학회 학술대회
2024
.06
주파수 변환 방식을 이용한 양 3차회선 스케일러의 하드웨어 설계
정세민
,
한시연
,
강봉순
한국정보기술학회논문지
2024
.07
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-151-24-02-089583802