개인구독
소속 기관이 없으신 경우, 개인 정기구독을 하시면 저렴하게
논문을 무제한 열람 이용할 수 있어요.
지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술저널
- 저자정보
- 저널정보
- 한국전기전자재료학회 Transactions on Electrical and Electronic Materials Transactions on Electrical and Electronic Materials 제24권 제3호
- 발행연도
- 2023.6
- 수록면
- 178 - 187 (10page)
- DOI
- https://doi.org/10.1007/s42341-023-00440-0
이용수
초록· 키워드
오류제보하기
Fully Depleted Silicon On Insulator (FDSOI) structures are present-era technology as it has enhanced control over Short Channel Effects in the sub-nanometre regime. This paper studies the analog and radio frequency performance of junctionless FinFET with dual material gate (DMG JLFinFET) based on FDSOI for low power applications. We extracted analog and radio frequency parameters with the variation of fin height (FH = 10 nm to 30 nm) and fin width (FW = 46 nm). The parameters like transconductance (gm), transconductance generation factor, cut-off frequency (fT), intrinsic delay (τ), gate capacitance (Cgg), gate to source capacitance (Cgs), gate to drain capacitance (Cgd), and transconductance frequency product, gain bandwidth product are calculated. At FH = 6 nm all the parameters are increased except time delay which was small decrement. Similarly for FW also all the parameters are improved with increment of fin width except time delay. In contempt Cgd and Cgg are less impact on dimensional variation. From this study it reveals that, in FinFET design, designers have to consider dimensional variations in Anlog/RF parameters and FinFET is suitable candidate for nano scale low power Anlog/RF applications. In this work all these simulations are carried out by Cogenda Visual TCAD.
목차
등록된 정보가 없습니다.
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
3-D Simulation of Nanoscale SOI n-FinFET at a Gate Length of 8 nm Using ATLAS SILVACO
Transactions on Electrical and Electronic Materials
2015 .01
-
Impacts of Trapezoidal Fin of 20-nm Double-Gate FinFET on the Electrical Characteristics of Circuits
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2015 .08
-
Effects of Trapezoidal Fin Shape on Performance of Negative-capacitance FinFETs
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2022 .10
-
Study of a hysteresis window of FinFET and fully-depleted silicon-on-insulator (FDSOI) MOSFET with ferroelectric capacitor
Nano Convergence
2020 .01
-
Optimization of FinFET’s Fin Width and Height with Self-heating Effect
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2024 .08
-
Design and Analysis of Gate-recessed AlGaN/GaN Fin-type Field-Effect Transistor
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2015 .10
-
7nm bulk FinFET에서 Via 높이에 따른 Self Heating 효과 분석
대한전자공학회 학술대회
2015 .06
-
n-FinFET과 p-FinFET의 스페이서 길이에 따른 충돌이온화 특성 비교
대한전자공학회 학술대회
2015 .06
-
Fin 두께에 따른 Bulk FinFET의 IV 특성 분석
대한전자공학회 학술대회
2015 .11
-
Temperature Dependence of Electrical Parameters of Silicon-on-Insulator Triple Gate n-Channel Fin Field Effect Transistor
Transactions on Electrical and Electronic Materials
2016 .01
-
FinFET의 Fin Width와 Height에 따른 TID Effect
대한전자공학회 학술대회
2019 .11
-
Low-Power Fully Digital Voltage Sensor using 32-nm FinFETs
IEIE Transactions on Smart Processing & Computing
2016 .02
-
진공 게이트 스페이서를 지니는 Bulk FinFET의 단채널효과 억제를 위한 소자구조 최적화 연구
전기전자재료학회논문지
2022 .11
-
나노미터 MOSFET비휘발성 메모리 소자 구조의 탐색
반도체디스플레이기술학회지
2015 .01
-
7nm FinFET을 이용한 Dual-port SRAM Cell 설계
대한전자공학회 학술대회
2024 .06
-
Full Adder 회로에서 7nm FinFET 기술의 성능 분석
대한전자공학회 학술대회
2024 .06
-
Si Bulk-FinFET의 게이트 길이 감소에 따른 비이상적인 커패시턴스-전압 특성 분석
대한전자공학회 학술대회
2015 .11
-
Source/Drain 상단 Contact을 갖는 Bulk FinFET의 Fin 높이가 On-Current 특성에 미치는 영향
대한전자공학회 학술대회
2020 .11
-
Self Heating Effects in Sub-nm Scale FinFETs
전기전자재료학회논문지
2020 .01
이 논문의 저자 정보
최근 본 자료
댓글(0)
0