메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

논문 기본 정보

자료유형
학술저널
저자정보
정기욱 (성균관대학교) 우상민 (성균관대학교) 정현준 (성균관대학교) 김소영 (성균관대학교)
저널정보
대한전자공학회 전자공학회논문지 전자공학회논문지 제59권 제10호(통권 제539호)
발행연도
2022.10
수록면
57 - 63 (7page)
DOI
10.5573/ieie.2022.59.10.57

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

이 논문의 연구 히스토리 (2)

초록· 키워드

오류제보하기
본 논문에서는 3㎚ 이하 로직 디바이스 개발을 위해 PMOS 전류를 증가시킬 수 있는 ‘V’자 형태 nanosheet FET(VNSFET)을 제안한다. VNSFET에서 NMOS는 기존 NSFET 구조를 유지하고 PMOS만 ‘V’자 형태 채널을 형성한다. (100) 웨이퍼에서 ‘V’자 형태 채널을 45도 각도로 형성하면 (110) 면방향을 가지므로 (100) 채널 대비 정공 이동도가 증가하여 전류가 개선된다. (110)면에 선택비를 갖는 이방성 습식 식각을 통해 ‘V’자 형태로 홈이 파인 구조를 형성할 수 있을 것으로 예상한다. TCAD 시뮬레이션 결과 VNSFET에서 NSFET 대비 PMOS 전류가 54% 증가하였다. Ring oscillator SPICE 시뮬레이션 결과 delay가 26% 감소하였다. 동일 성능에서 동적 전력 소모가 27% 감소하였고, 동일 전력 소모에서 성능이 16% 향상되는 결과를 얻었다.

목차

요약
Abstract
Ⅰ. 서론
Ⅱ. 제안한 신규 구조 설명
Ⅲ. 시뮬레이션 결과 및 고찰
Ⅳ. 결론
REFERENCES

참고문헌 (12)

참고문헌 신청

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

이 논문과 함께 이용한 논문

최근 본 자료

전체보기

댓글(0)

0