메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

논문 기본 정보

자료유형
학술대회자료
저자정보
이재욱 (고려대학교) 백윤아 (고려대학교) 김석영 (고려대학교) 김선욱 (고려대학교)
저널정보
대한전자공학회 대한전자공학회 학술대회 2020년도 대한전자공학회 추계학술대회 논문집
발행연도
2020.11
수록면
663 - 667 (5page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
Many hardware platforms have emerged to process deep learning algorithms efficiently, and deep learning compiler frameworks have also appeared to optimize their tensor operation graphs. However, the optimization involves a limit to improving the performance because memory operations occupy a large part of the inference time. Therefore, it is essential to analyze the DRAM performance of the accelerator.
In this paper, we analyze the DRAM throughput based on the address mapping of a memory controller. We developed a memory trace extraction system for our target hardware platform, VTA. By running Ramulator with the trace from the system, we analyzed the DRAM throughput and the row buffer hit ratio according to the address mapping and identified the optimization opportunity.

목차

Abstract
Ⅰ. 서론
Ⅱ. 본론
Ⅲ. 성능 측정 및 분석
Ⅳ. 결론
참고문헌

참고문헌 (0)

참고문헌 신청

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

이 논문과 함께 이용한 논문

최근 본 자료

전체보기

댓글(0)

0