메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

논문 기본 정보

자료유형
학술저널
저자정보
정원섭 (연세대학교) 노원우 (연세대학교)
저널정보
대한전자공학회 전자공학회논문지 전자공학회논문지 제56권 제10호(통권 제503호)
발행연도
2019.10
수록면
25 - 31 (7page)
DOI
10.5573/ieie.2019.56.10.25

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
MapReduce 프로그래밍 모델은 대규모의 데이터를 병렬 처리하기 위해 널리 사용되고 있으며, GPGPU를 사용해 MapReduce 프로그래밍 모델의 실행을 가속하기 위한 연구가 진행되었다. 하지만, GPGPU를 사용한 가속 방식은 저장 장치와 호스트 시스템간 인터페이스의 데이터 전송 대역폭에 의해 성능이 제한 받는 문제점을 가지고 있다. 본 논문에서는 이러한 문제점을 해결하기 위해 SSD에 내장 가능한 MapReduce 가속기 구조를 제안하며, 제안하는 가속기를 사용해 얻을 수 있는 성능향상을 평가한다. 제안하는 가속기의 연산 장치는 GPGPU의 single instruction multi thread (SIMT) 구조를 확장하여, reduction 기반 MapReduce 애플리케이션을 가속하기 위한 실행 파이프라인 및 이를 사용하기 위한 명령어를 가진다. 다수의 SIMT 연산기는 플래시 채널에 근접해 병렬적으로 데이터를 처리하며, 플래시 메모리 접근 지연시간을 감추기 위해 reduction 기반 MapReduce 애플리케이션의 실행을 로우 데이터 버퍼링 및 map/reduce 두 단계로 파이프라인을 구성해 처리한다. 시뮬레이션을 통한 가속기의 성능 이득 평가 결과, 가속기를 사용해 파이프라인 된 reduction 기반 MapReduce 애플리케이션을 실행할 경우 외장 GPU 사용 대비 평균 1.41배의 성능 향상을 얻었다.

목차

요약
Abstract
Ⅰ. 서론
Ⅱ. MapReduce 가속을 위한 SIPA 구조
Ⅲ. 실험
Ⅳ. 결론
REFERENCES

참고문헌 (14)

참고문헌 신청

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2019-569-001291317