지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술저널
- 저자정보
- 발행연도
- 2002.1
- 수록면
- 0 - 0 (1page)
이용수
초록· 키워드
오류제보하기
As the development of semiconductor process technology continue to advance, ICs continue their trend toward higher performance low power system-on-chip (SOC). These circuits require on board multi power supply. In this paper, a 0.5 ㎛ dual gate oxide CMOS process technology for multi-power application is demonstrated. 5 V and 20 V devices fabricated by proposed process is measured. From 5 V devices using dual gate process, we got almost the same characteristics as are obtained from standard 5 V devices. And the characteristics of the 20 V device demonstrates that 3 ㎛ devices with minimum gate length are available without reliability degradation. Electrical parameters in minimum 3 ㎛ devices are 520 ㎂/㎛ current density , 120 ㎷ DIBL, 24 V BV for NMOS and 350 ㎂/㎛ current density, 180 ㎷ DIBL, 26 V BV for PMOS respectively.
목차
등록된 정보가 없습니다.
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
COUNTER DOPING PROCESS OF P+ GATE FOR A SUB-HALF MICRON DUAL GATE CMOS DEVICE
ICVC : International Conference on VLSI and CAD
1995 .01
-
DG-SET 성능 향상을 위한 공정 방법
대한전자공학회 학술대회
2008 .11
-
이중 일함수 게이트 구조를 갖는 CMOS 소자의 전기적 특성
대한전자공학회 학술대회
2006 .11
-
W / TiN 적층구조 Gate를 적용한 CMOS Device의 특성
대한전자공학회 학술대회
1995 .01
-
In-Situ Boron Doped Polysilicon Gate를 적용한 Dual-Gate CMOS Device의 특성
대한전자공학회 학술대회
1995 .01
-
DEVICE DESIGN FOR THE LOW POWER CMOS CIRCUIT
ICVC : International Conference on VLSI and CAD
1995 .01
-
CMOS SCALING AND GATE STACK TECHNOLOGY PROGRESS
한국재료학회 학술발표대회
2008 .01
-
Device Design and parameters extraction of T-Grooved Gate CMOS Operating in Low Voltage
대한전자공학회 학술대회
1996 .01
-
실리콘 게이트 CMOS 의 제조 및 측정(Ⅱ)
대한전자공학회 학술대회
1983 .11
-
실리콘 게이트 CMOS 의 제조 및 측정(Ⅰ)
대한전자공학회 학술대회
1983 .11
-
0.5㎛ 이하의 CMOS 기술을 위한 공정 및 소자 설계에 관하여 (On the Process and Device Design for Sub-0.5㎛ CMOS Technology )
대한전자공학회 학술대회
1989 .01
-
누설전력소비만을 갖는 CMOS 전달게이트 회로
대한전자공학회 학술대회
2008 .06
-
Analysis of Drain Induced Barrier Lowering for Bottom Gate Voltage of Asymmetric DGMOSFET
INTERNATIONAL CONFERENCE ON FUTURE INFORMATION & COMMUNICATION ENGINEERING
2015 .06
-
Dual-Gate Surface Channel 0.1㎛ CMOSFETs
Journal of Electrical Engineering and Information Science
1998 .04
-
Performance Investigation of Dual-Halo Dual-Dielectric Triple Material Surrounding Gate MOSFET with High-κ dielectrics for Low Power Applications
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2020 .06
-
Process Improvements for Low-Defect CMOS Gate Oxide
ICVC : International Conference on VLSI and CAD
1993 .01
-
Device - I
대한전자공학회 단기강좌
1983 .01
-
L-모양 gate를 적용한 새로운 dual-gate poly-Si TFT
대한전기학회 학술대회 논문집
2005 .07
-
2-bit/Cell Split Gate Flash Memory with Double Gate
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2007 .07
-
다중 Gate 및 Channel 구조를 갖는 CMOS 영상 센서용 Floating-Gate MOSFET 소자의 제작 및 특성 평가
전기학회논문지 C
2001 .01
이 논문의 저자 정보
최근 본 자료
댓글(0)
0