지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
초록· 키워드
오류제보하기
This paper presents a 10Gbps CMOS parallel-to-serial converter for transmission of sensor data. A low-noise clock multiplying unit(CMU) and a multiplexer with controllable data sequence are proposed. The transmitter was fabricated in 0.13 ﾠum CMOS process and the measured total output jitter was less than 0.1 ﾠUIpp(unit-interval, peak-to-peak) over 20 ﾠkHz to 80 ﾠMHz bandwidth. The jitter of the CMU output only was measured as 0.2 ﾠps,rms. The transmitter dissipatesless than 200 mW from 1.5 V/2.5 V power supplies.
목차
등록된 정보가 없습니다.
참고문헌 (10)
참고문헌 신청
A. I. Krymski / 2003 / A high-speed,240-frames/s,4.1-Mpixel CMOS sensor / IEEE Trans. Electron Devices 50 (1) : 130 ~ 135
B.Razavi / 2003 / Design of Integrated Circuits for Optical Communications / McGraw-Hill
H. Cong / 2001 / A 10-Gb/s 16:1 multiplexer and 10-GHz Clock Synthesizer in 0.25-um SiGe BiCMOS / IEEE J. Solid-State Circuits 36 (12) : 1946 ~ 1953
H. S. Muthali / 2004 / A CMOS 10-Gb/s SONET transceiver / IEEE J. Solid-State Circuits 39 (7) : 1026 ~ 1033
International Telecommunication Unit / 2004 / Recommendation: Characteristics of synchronous digital hierarchy (SDH) equipment functional blocks
B.Razavi / 2003 / Design of Integrated Circuits for Optical Communications / McGraw-Hill
H. Cong / 2001 / A 10-Gb/s 16:1 multiplexer and 10-GHz Clock Synthesizer in 0.25-um SiGe BiCMOS / IEEE J. Solid-State Circuits 36 (12) : 1946 ~ 1953
H. S. Muthali / 2004 / A CMOS 10-Gb/s SONET transceiver / IEEE J. Solid-State Circuits 39 (7) : 1026 ~ 1033
International Telecommunication Unit / 2004 / Recommendation: Characteristics of synchronous digital hierarchy (SDH) equipment functional blocks
함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
10Gbps CMOS 클럭/데이터 복원 회로 설계
대한전자공학회 학술대회
2008 .06
-
10Gbps CMOS 클록/데이터 복원회로 설계
대한전기학회 학술대회 논문집
2007 .10
-
10Gbps CMOS 클럭/데이터 복원 회로 설계
대한전자공학회 학술대회
2008 .06
-
2.5Gbps 시리얼 데이터 링크 CMOS 트랜시버의 설계
대한전자공학회 학술대회
2003 .07
-
저전력 10비트 100MS/S CMOS A/D 변환기 설계
대한전자공학회 학술대회
2003 .11
-
A 1V 2.8Gbps 0.18μm CMOS Inverter-Based Digital Differential Transmitter with Calibrations of Termination and Mismatch
대한전자공학회 ISOCC
2008 .11
-
CMOS 이미지 센서를 위한 A/D 변환기의 설계
대한전기학회 학술대회 논문집
1999 .11
-
90-nm CMOS 기술을 이용한 10-Gbps 광 수신기
대한전자공학회 학술대회
2011 .06
-
10Gbps CMOS 클록/데이터 복원회로 설계
대한전기학회 학술대회 논문집
2007 .10
-
2.5 Gbps CMOS Optical Transceiver 설계 및 디자인
한국통신학회 학술대회논문집
2003 .07
-
영상신호 전송용 CMOS 광대역 시리얼 데이터 송신기
전자공학회논문지
2017 .04
-
A Low Power 6.4 Gb/s Serial Link Transmitter in 0.18㎛ CMOS Technology
대한전자공학회 워크샵
2008 .09
-
채널당 1Gbps의 병렬(2x4채널) 광 수신기 제작 (0.35㎛ CMOS 공정 이용)
한국통신학회 학술대회논문집
2001 .07
-
A Low-Voltage High-Speed CMOS Inverter-Based Digital Differential Transmitter with Impedance Matching Control and Mismatch Calibration
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2009 .03
-
A 1.7 Gbps DLL-Based Clock Data Recovery for a Serial Display Interface in 0.35-μm CMOS
[ETRI] ETRI Journal
2012 .02
-
8b 200 MS/s 0.25 um CMOS A/D Converters with 500 MHz Input Bandwidth
대한전자공학회 ISOCC
2004 .10
-
2.5Gbps CMOS 광수신기 전단부의 완전 집적화 설계
대한전자공학회 학술대회
2009 .11
-
2.5V-2.4㎓ CMOS 전력 증폭기의 설계
대한전자공학회 학술대회
2000 .06
-
저전력 2-Step 8-bit 10-MHz CMOS A/D 변환기
대한전자공학회 학술대회
2000 .06
-
8-bit 10-MHz CMOS A/D 변환기
대한전자공학회 학술대회
1999 .11
이 논문의 저자 정보
최근 본 자료
댓글(0)
0