지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
초록· 키워드
오류제보하기
The delay-insensitive Null Convention Logic (NCL) asynchronous design as one of innovative asynchronous logic design meth- odologies has many advantages of inherent robustness, power consumption, and easy design reuses. However, transistor-level structures of conventional NCL gate cells have weakness of high area overhead and high power consumption. This paper proposes a new NCL gate based on power gating structure. The proposed 4x4 NCL multiplier based on power gating structure is compared to the con- ventional NCL 4X4 multiplier and MTNCL(Multi-Threshold NCL) 4x4 multiplier in terms of speed, power consumption, energy and size using PTM 45nm technology.
목차
등록된 정보가 없습니다.
참고문헌 (6)
참고문헌 신청
F. A. Parsan / 2014 / Gate Mapping Automation for Asynchronous NULL Convention Logic Circuits / IEEE Trans. on VLSI Systems 22 (1) : 99 ~ 112
Scott C. Smith / 2009 / Designing Asynchronous Circuits using NULL Convention Logic (NCL) / Morgan & Claypool Publishers
Zhou, L / 2015 / Multi-Threshold NULL ConventionLogic (MTNCL): An ultra-low power asynchronous circuit design methodology / J. Low PowerElectron. Appl 5 : 81 ~ 100
김경기 / 2013 / NCL 기반의 저전력 ALU 회로 설계 및 구현 / 한국산업정보학회논문지 18 (5) : 59 ~ 65
오명훈 / 2006 / GALS 시스템에서의 저비용 데이터 전송을 위한 QDI 모델 기반 인코더/디코더 회로 설계 / 전자공학회논문지 - SD 43 (1) : 27 ~ 36
Scott C. Smith / 2009 / Designing Asynchronous Circuits using NULL Convention Logic (NCL) / Morgan & Claypool Publishers
Zhou, L / 2015 / Multi-Threshold NULL ConventionLogic (MTNCL): An ultra-low power asynchronous circuit design methodology / J. Low PowerElectron. Appl 5 : 81 ~ 100
김경기 / 2013 / NCL 기반의 저전력 ALU 회로 설계 및 구현 / 한국산업정보학회논문지 18 (5) : 59 ~ 65
오명훈 / 2006 / GALS 시스템에서의 저비용 데이터 전송을 위한 QDI 모델 기반 인코더/디코더 회로 설계 / 전자공학회논문지 - SD 43 (1) : 27 ~ 36
함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
저전력 고속 NCL 비동기 게이트 설계
전자공학회논문지
2015 .02
-
의사 NMOS 형태의 NCL 게이트를 사용한 고속의 비동기 회로 설계 및 구현
한국산업정보학회논문지
2017 .02
-
Novel Area-efficient Null Convention Logic based on CMOS and Gate Diffusion Input (GDI) Hybrid
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2020 .02
-
비동기 설계 방식기반의 저전력 뉴로모픽 하드웨어의 설계 및 구현
센서학회지
2020 .01
-
Self-Power Gating Technique For Low Power Asynchronous Circuit
전기전자학회논문지
2018 .09
-
파워 스위치 구조를 결합한 비동기 회로 설계
한국산업정보학회논문지
2016 .02
-
비동기식 회로 설계 구조에 대한 전력 및 면적 비교
대한전자공학회 학술대회
2015 .11
-
Power Switch MOSFET의 Gate를 구동하기 위한 Gate Driver의 Power Loss 분석
대한전자공학회 학술대회
2024 .06
-
3-Level Gate Drive Design
전력전자학회 학술대회 논문집
2018 .07
-
Channel and Gate Workfunction-Engineered CNTFETs for Low-Power and High-Speed Logic and Memory Applications
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2016 .02
-
Current Source Gate Drive Circuits with Low Power Consumption for High Frequency Power Converters
ICPE(ISPE)논문집
2015 .06
-
Memristor Based Full Adder Circuit for Better Performance
Transactions on Electrical and Electronic Materials
2019 .01
-
고전압 양극성 펄스 파워 모듈레이터를 위한 게이트 직렬 구동에 대한 연구
조명·전기설비학회논문지
2020 .04
-
비-기본 모드 고장이 존재하는 비동기 순차 회로에 대한 모델 정합 제어
제어로봇시스템학회 논문지
2021 .10
-
Junctionless Sandwiched-gate Logic Design using Novel Device Structure
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2018 .08
-
Isolated Power Supply for Multiple Gate Drivers using Wireless Power Transfer System with Single-Antenna Receiver
JOURNAL OF POWER ELECTRONICS
2017 .09
-
Multi-gate BCAT Structure and Select Word-line Driver in DRAM for Reduction of GIDL
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2022 .12
-
하이브리드 게이트 드라이버를 위한 회로 디자인 방법과 성능 평가에 관한 연구
전기전자학회논문지
2021 .06
-
Standardization and Analysis of Genetic Logic Gate Response Function
한국생물공학회 학술대회
2022 .09
-
Floating Gate 기반 Logic-in-Memory 소자 최적화
대한전자공학회 학술대회
2022 .06
이 논문의 저자 정보
최근 본 자료
댓글(0)
0