메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

논문 기본 정보

자료유형
학술저널
저자정보
Moena Yamasaki (Kyushu Institute of Technology) Akira Yamawaki (Kyushu Institute of Technology)
저널정보
대한전자공학회 IEIE Transactions on Smart Processing & Computing IEIE Transactions on Smart Processing & Computing Vol.8 No.3
발행연도
2019.6
수록면
178 - 185 (8page)
DOI
10.5573/IEIESPC.2019.8.3.178

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
To achieve high performance and low power simultaneously in an embedded image–processing product, hardware implementation of high computational–software processing is needed. Hardware development, however, is a large burden on the developer. High-level synthesis (HLS) for automatically converting software into hardware can significantly reduce the design burden. To use HLS technology efficiently, a software program must be described considering the hardware organization that the HLS tool will generate. Histogram generation is one of the important basic functions in image processing. In histogram generation, data dependency on reading and writing to the same address in the histogram hinders ideal pipelining by an HLS tool.

목차

Abstract
1. Introduction
2. Failed Ideal Pipeline for Data Dependency
3. Ideal Pipeline Implementation
4. Target Application
5. Experiment and Discussion
6. Conclusion
References

참고문헌 (6)

참고문헌 신청

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2019-569-000907054