지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술대회자료
- 저자정보
- 발행연도
- 2018.11
- 수록면
- 99 - 102 (4page)
이용수
이 논문의 연구 히스토리 (2)
- 이 논문의 후속연구가 궁금하신가요?
- 연관 학술논문 또는 학술발표를 통해 보다 발전된 연구결과를 확인하실 수 있습니다.
- 이 논문의 연구 히스토리 확인하기
초록· 키워드
오류제보하기
This paper presents a 12 bit 1 MSps successive approximation register (SAR) analog-to-digital converter (ADC) with dummy capacitor switching technique . By using split capacitor digital-to-analog converter (DAC) and dummy capacitor switching technique, we save capacitor size by about 97%. The simulation result shows that the SAR ADC achieves 11.46 effective number of bits (ENOB) using 180 nm CMOS technology and it consumes 1.98 mW at 5 V analog and 1.8 V digital supply voltage.
목차
Abstract
I. 서론
II. 본론
Ⅲ. 구현 및 모의실험 결과
Ⅳ. 결론
참고문헌
참고문헌 (0)
참고문헌 신청이 논문의 저자 정보
이 논문과 함께 이용한 논문
최근 본 자료
댓글(0)
0