메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

논문 기본 정보

자료유형
학술저널
저자정보
Miseon Han (Korea University) Youngsun Han (Kyungil University)
저널정보
대한전자공학회 IEIE Transactions on Smart Processing & Computing IEIE Transactions on Smart Processing & Computing Vol.7 No.2
발행연도
2018.4
수록면
166 - 174 (9page)
DOI
10.5573/IEIESPC.2018.7.2.166

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
As computer systems move to multi-core environments, applications consume a tremendous amount of data, and thus, the need for huge amounts of memory increases. To meet that need, dynamic random-access memory (DRAM), mostly used for main memory, has scaled up using more-developed technology. However, as the DRAM cell gets smaller due to the technology, it only holds a small charge, and needs frequent refresh operations. Therefore, DRAM faces a scaling limitation due to the refresh power needed, and thus phase-change memory (PCM) is emerging as a replacement for DRAM due to its advantages, such as high scalability, low idle power, and so on. However, if the PCM cell is smaller than 20㎚, PCM faces a non-negligible write disturbance problem, and thus, a solution to mitigate write disturbance errors is required for PCM memory. In this paper, we describe write disturbance and why it occurs, and then, we explore various write disturbance error-reduction schemes in detail.

목차

Abstract
1. Introduction
2. Background
3. Mitigating Write Disturbance
4. Summary
References

참고문헌 (0)

참고문헌 신청

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2018-569-002044381