메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류
인문학
인문학 일반 역사학 철학 종교학 어문학 기타 인문학
사회과학
사회과학 일반 경영학 관광학 교육학 군사학 문헌정보학 법학 사회학 신문방송학 심리과학 정치외교학 지리학 행정학 경제학 무역학 인류학 기타 사회과학
자연과학
자연과학 일반 물리학 생물학 생활과학 수학·통계학 천문학 지구과학 화학 기타 자연과학
공학
공학 일반 건축공학 기계공학 산업공학 재료·에너지공학 전기전자공학 조선해양공학 화학공학 컴퓨터학 기타공학
의약학
의학 일반 간호학 수의학 약학 한의학 기초의학 임상의학 기타 의약학
농수해양학
농수해양학 일반 농학 수산학 식품과학 임학 축산학 해상운송학 기타 농수해양학
예술체육학
예술 일반 디자인 미술 미용 사진 음악학 의상 체육 공연매체예술 기타 예술체육학
복합학
학제간연구 과학기술학 뇌인지과학 기술정책 기타 복합학

ENG

추천
검색
질문

논문 기본 정보

자료유형
학술저널
저자정보
Chanho Lee (Soongsil University) Chulhoon Kim (Soongsil University)
저널정보
대한전자공학회 JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE Journal of Semiconductor Technology and Science Vol.18 No.2
발행연도
2018.4
수록면
227 - 237 (11page)
DOI
10.5573/JSTS.2018.18.2.227

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
Portable embedded systems includes several non-volatile memory devices for the external storage. Multiple processors and multiple processing are popular and reading and writing data in the storage limit the performance of the system. The conventional architectures combine the devices to a single channel or assign the devices to multiple channels one by one to increase the performance. However, performance improvement depends on the applications due to the various requirements of data transfer. In this paper, we propose architecture for non-volatile memory controller with virtual channels for systems with multiple processors. The proposed architecture has an AMBA AXI master interface for data transfer and an AMBA APB slave interface for writing instructors and reading status and responses to be connected to a host system. Device adapters are connected to the devices and form physical channels. It can respond to the requests of the multiple processors by configuring virtual channels which have a single or multiple physical channels and can be activated independently. The waiting times and the transfer times of memory requests can be traded-off dynamically for the better system performance. An eMMC controller is designed using Verilog-HDL according to the proposed architecture, and is implemented using an FPGA. The operation of the controller is verified by simulation and measurement.
#eMMC #memory controller #virtual channel #multiple channels #dynamic configuration

목차

Abstract
I. INTRODUCTION
II. ARCHITECTURE
III. DESIGN AND IMPLEMENTATION
IV. CONCLUSIONS
REFERENCES

참고문헌 (15)

참고문헌 신청
Y. Song, K. Samadi and B. Lin, “Single-tier virtual queuing: An efficacious memory controller architecture for MPSoCs with multiple realtime cores,” DAC2016, Austin, TX, USA, pp. 1-6, June 2016. A. Mohamed, A. El-Moursy and H. Fahmy, “Real- Time Memory Controller for Embedded Multi-core System,” HPCC2015, New York, USA, pp. 839- 842, August 2015. M. Gomony, B. Akesson, and K. Goossns, “Architecture and optimal configuration of a realtime multi-channel memory controller,” DATE2013, Grenoble, France, pp. 1307-1312, March 2013. X.-T. Nguyen, H.-T. Nguyen and C.-K. Pham, “Parallel pipelining configurable multi-port memory controller for multimedia applications,” ISCAS2015, Lisbon, Portugal, pp. 2908-2911, May 2015. JEDEC., Embedded Multi-Media Card (eMMC) Electrical Standard(5.1), JEDEC JESD84-B51, February 2015.

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

최근 본 자료

전체보기

댓글(0)

0