메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

논문 기본 정보

자료유형
학술저널
저자정보
박정표 (한양대학교) 유창식 (한양대학교)
저널정보
대한전자공학회 전자공학회논문지 전자공학회논문지 제54권 제12호(통권 제481호)
발행연도
2017.12
수록면
27 - 32 (6page)
DOI
10.5573/ieie.2017.54.12.27

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
기준 전압 발생기는 많은 집적회로에서 필수적으로 사용하는 회로로, 정확한 기준 전압을 위해서는 입력전압, 온도뿐만 아니라 공정의 미스매치에 대한 변화에도 둔감해야 한다. 본 논문에서는 소자의 미스매치에 의한 오프셋을 최소화 하는 기준 전압 발생기의 구조를 제안한다. 기준전압 발생기에서 나타나는 오프셋의 주요 원인인 전류 미러링 회로를 줄였으며, 초기에는 시동 동작을 수행하고 정상 상태에서는 기준 전압 발생기의 operational amplifier의 일부로 활용되는 시동회로를 적용하였다. 제안한 구조를 0.18μm CMOS 공정을 사용하여 설계하였으며, 공정에서 제공하는 미스매치 모델을 적용하여 monte-carlo 시뮬레이션으로 검증하였을 시 기존의 구조에 비해 출력에서 발생하는 오프셋 전압의 표준편차가 17.7mV 개선됨을 확인하였다.

목차

요약
Abstract
Ⅰ. 서론
Ⅱ. 본론
Ⅲ. 실험
Ⅳ. 결론
REFERENCES

참고문헌 (11)

참고문헌 신청

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

이 논문과 함께 이용한 논문

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2018-569-001676436