메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

논문 기본 정보

자료유형
학술저널
저자정보
저널정보
대한전자공학회 전자공학회논문지 전자공학회논문지 제54권 제9호 (통권 제478호)
발행연도
2017.9
수록면
116 - 123 (8page)
DOI
10.5573/ieie.2017.54.9.116

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
Field-Programmable Gate Array (FPGA)기반 탭-딜레이 방식의 시간-디지털 변환기에서 해상도는 FPGA 내부 지연소자의 지연시간에 의존하여 해상도를 향상시키는데 한계가 있다. 또한 각 지연소자의 단위 지연시간(bin width)의 불균일성 때문에 정확도가 저하되는 문제점이 있다. 따라서 두 개의 캐리체인을 단위 지연시간의 절반만큼의 차이를 두고 나란히 배치하여 각각의 출력을 모두 사용하여 해상도를 향상시키는 방법을 제안한다. 제안한 방법은 두 개의 캐리체인상의 효과적인 bin 재배치를 통해 ultra wide bin 및 narrow bin의 사용을 제한할 수 있어서 정확도 향상에도 기여한다. 이 방식은 내부 캐리체인 자원을 두 배로 사용해야 한다는 문제점이 있지만 파인 입력부에서 클럭의 up edge와 down edge 중 측정범위를 줄일 수 있는 edge를 선택하게 하여 파인부의 측정 범위를 클럭의 반주기로 줄임으로써 해결한다. 제안한 시간-디지털 변환기의 성능 측정결과 해상도는 13.02ps에서 8.802ps로 향상되었고, INL(Integral Nonlinearity)은 기존 -27.979~19.283ps에서 -11.557~16.274ps로, DNL(Differential Nonlinearity)은 -7.981~29.022ps에서 -5.879~13.123ps로 향상되었다.

목차

요약
Abstract
Ⅰ. 서론
Ⅱ. side by side 탭-딜레이 구조 시간-디지털 변환기
Ⅲ. 성능측정
Ⅳ. 결론
REFERENCES

참고문헌 (15)

참고문헌 신청

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

이 논문과 함께 이용한 논문

최근 본 자료

전체보기

댓글(0)

0