지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술저널
- 저자정보
- 발행연도
- 2013.9
- 수록면
- 324 - 331 (8page)
이용수
초록· 키워드
오류제보하기
본 논문에서는 멤리스터 에뮬레이터 회로를 PCB 보드 상에서 구현하여 이의 측정을 통해서 멤리스터의 고유한 pinched hysteresis 특성을 관찰하였다. PCB 보드 상에서 구현된 멤리스터 에뮬레이션 회로는 간단한 부품으로 구성되어 있고 복잡한 회로 블록을 사용하지 않았기 때문에 집적회로의 구현 시에도 매우 작은 면적으로 설계가 가능하다는 장점이 있다. 또한 본 논문에서는 프로그램 가능한 이득증폭기를 멤리스터 에뮬레이션 회로를 사용하여 설계해서 이 회로의 전압이득이 멤리스터의 저항의 프로그래밍을 통해서 조절이 가능하다는 것을 보였다. 이득증폭기에 사용되는 멤리스터 에뮬레이션 회로의 구현을 위해서 멤리스터 소자의 특성 중에 하나인 threshold switching 특성이 회로로 구현되어 VREF 보다 낮은 전압이 인가되었을 때는 멤리스터의 저항 값이 변하지 않도록 설계하였고 이의 동작을 시뮬레이션을 통해서 검증하였다. 본 논문에서 PCB 보드 상에서 구현되고 검증된 멤리스터 에뮬레이션 회로와 이 회로를 이용한 프로그램 가능한 이득증폭기는 멤리스터 소자의 실제 제작이 불가능한 경우에, 멤리스터의 동작과 기능, 특성 및 멤리스터 응용회로의 이해에 많은 도움이 될 것이다.
목차
등록된 정보가 없습니다.
참고문헌 (17)
참고문헌 신청
1. [학술지(정기간행물)] - 권오삼 / 2007 / 디스플레이 IC 내장형 Dual-Port 1T-SRAM를 위한 간단한 시프트 로직 회로를 이용한 데이터라인 리던던시 회로 / 전기전자학회논문지 11 (4) : 129 ~ 136
2. [학술지(정기간행물)] - T. Tanzawa / 2002 / High-voltage transistor scaling circuit techniques for high-density negative-gate channel-erasing nor flash memories / IEEE Journal of Solid-State Circuits 37 (10) : 1318 ~ 1325
3. [학술지(정기간행물)] - S. H. Lim / 2006 / An efficient NAND flash file system for flash memory storage / IEEE Trans. Computers 55 (7) : 906 ~ 912
4. [학술지(정기간행물)] - S. Kuge / 1996 / SOI-DRAM circuit technologies for low power high speed multigiga scale memories / IEEE Journal of Solid-State Circuits 31 (4) : 586 ~ 591
5. [학술지(정기간행물)] - X. Q. Wei / 2006 / HSPICE macromodel of PCRAM for binary and multilevel storage / IEEE Trans. Electron Devices 53 (1) : 56 ~ 62
2. [학술지(정기간행물)] - T. Tanzawa / 2002 / High-voltage transistor scaling circuit techniques for high-density negative-gate channel-erasing nor flash memories / IEEE Journal of Solid-State Circuits 37 (10) : 1318 ~ 1325
3. [학술지(정기간행물)] - S. H. Lim / 2006 / An efficient NAND flash file system for flash memory storage / IEEE Trans. Computers 55 (7) : 906 ~ 912
4. [학술지(정기간행물)] - S. Kuge / 1996 / SOI-DRAM circuit technologies for low power high speed multigiga scale memories / IEEE Journal of Solid-State Circuits 31 (4) : 586 ~ 591
5. [학술지(정기간행물)] - X. Q. Wei / 2006 / HSPICE macromodel of PCRAM for binary and multilevel storage / IEEE Trans. Electron Devices 53 (1) : 56 ~ 62
이 논문의 저자 정보
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2017-056-001397441