지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술저널
- 저자정보
- 발행연도
- 2006.12
- 수록면
- 128 - 133 (6page)
이용수
초록· 키워드
오류제보하기
본 논문에서는 고속 통신용 인터페이스 회로를 RMVL(redundant multi-valued logic)을 이용하여 CMOS 회로로 설계하였다 설계한 1:4 디멀티플렉서 (demuitiplexer, serial-parallel convertor)는 직렬 데이터를 병렬 redundant 다치 데이터로 변환하는 부호화 회로와 redundant 다치 데이터를 병렬 이진 데이터로 변환하는 복호화 회로로 구성된다. 이 회로는 0.35um 표준 CMOS 공정을 이용하여 구현하였으며, 기존의 이진 논리회로보다 고속 동작을 한다. 이 회로는 3.3V의 공급전원에서 4.5Gb/s 이상의 동작속도와 53mW의 전력소모를 가지며, 동작속도는 0.35um 공정이 가지는 최대 주파수에 의해 제한된다. 설계한 회로가 높은 동작 주파수를 가지는 미세공정상에서 사용될 경우 100b/s 이상의 고속 통신용 인터페이스 구현이 가능하다.
목차
등록된 정보가 없습니다.
참고문헌 (8)
참고문헌 신청
1. [학술지(정기간행물)] - K. Nakamura / June1998 / A 6 Gbps CMOS phase detecting DEMUX module using half-frequency clock : 196 ~ 197
2. [학술지(정기간행물)] - J. Savoj / 2001 / A 10 Gb/s CMOS clock and data recovery circuit with frequency detection : 78 ~ 79
3. [학술지(정기간행물)] - A. Tanabe / Jun2001 / .18 um CMOS 10 Gb/s multiplexer/ demultiplexer ICs using current mode logic with tolerance to threshold voltage fluctuation 36 : 988 ~ 996
4. [학술지(정기간행물)] - A. Tanabe / Jan.2003 / A Redundant Multivalued Logic for a 10-Gb/s CMOS Demultiplexer IC, 38 : 107 ~ 113
5. [학술지(정기간행물)] - M. Fukaishi / Dec.1998 / A 4.25-Gb/s CMOS Fiber Channel Transceiver with Asynchronous Tree-Type Demultiplexer and Frequency Conversion Architecture, 33 : 2139 ~ 2147
2. [학술지(정기간행물)] - J. Savoj / 2001 / A 10 Gb/s CMOS clock and data recovery circuit with frequency detection : 78 ~ 79
3. [학술지(정기간행물)] - A. Tanabe / Jun2001 / .18 um CMOS 10 Gb/s multiplexer/ demultiplexer ICs using current mode logic with tolerance to threshold voltage fluctuation 36 : 988 ~ 996
4. [학술지(정기간행물)] - A. Tanabe / Jan.2003 / A Redundant Multivalued Logic for a 10-Gb/s CMOS Demultiplexer IC, 38 : 107 ~ 113
5. [학술지(정기간행물)] - M. Fukaishi / Dec.1998 / A 4.25-Gb/s CMOS Fiber Channel Transceiver with Asynchronous Tree-Type Demultiplexer and Frequency Conversion Architecture, 33 : 2139 ~ 2147
함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
Redundant 다치논리 (Multi-Valued Logic)를 이용한 9 Gb/s CMOS 디멀티플렉서 설계
전자공학회논문지-SD
2007 .02
-
Redundant Multi-Valued Logic을 이용한 4.5Gb/s CMOS 디멀티플렉서 구현
대한전자공학회 학술대회
2005 .11
-
Implementation of a 4.5Gb/s CMOS Demultiplexer Using Redundant Multi-Valued Logic
대한전자공학회 ISOCC
2006 .10
-
Implementation of an 11 Gb/s CMOS Demultiplexer Using Redundant Multi-Valued Logic
대한전자공학회 ISOCC
2007 .10
-
Redundant Multi-Valued Logic을 이용한 고속 및 저전력 CMOS Demultiplexer 설계
정보 및 제어 논문집
2005 .05
-
기초회로실험을 통한 여러 가지 회로 설계
대한전자공학회 학술대회
2014 .11
-
광전용적맥파(PPG) 측정용 CMOS 인터페이스 회로 설계에 관한 연구
한국정보기술학회논문지
2008 .02
-
CMOS 공정을 이용한 온도 센서 회로의 설계
한국정보통신학회논문지
2009 .06
-
CMOS 회로에 대한 테스트 생성 방법 ( A Test Generation Method for CMOS Circuits )
대한전자공학회 학술대회
1988 .11
-
Redundant Fault Characterization of Speed Independent Circuits
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
1998 .01
-
센서시스템에서의 저전력 비동기 설계를 위한 인터페이싱 회로
한국산업정보학회논문지
2014 .02
-
CMOS 회로의 테스트 생성 알고리즘 ( A Test Generation Algorithm for CMOS Circuits )
전자공학회지
1984 .11
-
속도독립회로의 무해고장특성 ( Redundant Fault Characteristics of Speed Independent Circuits )
대한전자공학회 학술대회
1998 .07
-
A Design of High Speed Adder Circuit Using Redundant Binary Code
ICVC : International Conference on VLSI and CAD
1997 .01
-
CMOS 논리소자를 이용한 고준위 펄스방사선 고속 검출회로
대한전기학회 학술대회 논문집
2017 .07
-
저전력 CMOS 기준전압 발생 회로 ( A Low-Power CMOS Voltage Reference Circuit )
대한전자공학회 학술대회
1998 .01
-
저전력 CMOS 기준전류 발생회로
대한전자공학회 학술대회
2001 .06
-
속도독립회로의 무해고장특성
대한전자공학회 학술대회
1998 .06
-
고속 혼성모드 집적회로를 위한 온-칩 CMOS 전류 및 전압 레퍼런스 회로
전자공학회논문지-SC
2003 .05
이 논문의 저자 정보
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2017-056-001393998