지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술저널
- 저자정보
- 발행연도
- 2016.4
- 수록면
- 793 - 798 (6page)
이용수
이 논문의 연구 히스토리 (2)
- 이 논문의 후속연구가 궁금하신가요?
- 연관 학술논문 또는 학술발표를 통해 보다 발전된 연구결과를 확인하실 수 있습니다.
- 이 논문의 연구 히스토리 확인하기
초록· 키워드
오류제보하기
본 연구에서는 1T-DRAM 응용을 위해 Bipolar Junction Transistor 모드 (BJT mode)에서 비대칭 소스/드레인 수직형 나노와이어 소자의 순방향 및 역방향 메모리 윈도우 특성을 분석하였다. 사용된 소자는 드레인 농도가 소스 농도보다 높으며 소스 면적이 드레인 면적보다 큰 사다리꼴의 수직형 gate-all-around (GAA) MOSFET 이다. BJT모드의 순방향 및 역방향 이력곡선 특성으로부터 순방향의 메모리 윈도우는 1.08V이고 역방향의 메모리 윈도우는 0.16V이었다. 또 래치-업 포인트는 순방향이 역방향보다 0.34V 큰 것을 알 수 있었다. 측정 결과를 검증하기 위해 소자 시뮬레이션을 수행하였으며 시뮬레이션 결과는 측정 결과와 일치하는 것을 알 수 있었다. 1T-DRAM에서 BJT 모드를 이용하여 쓰기 동작을 할 때는 드레인 농도가 높은 것이 바람직함을 알 수 있었다.
목차
요약
ABSTRACT
Ⅰ. 서론
Ⅱ. 소자 제작
Ⅲ. 측정 결과
Ⅳ. 시뮬레이션 결과
Ⅴ. 결론
REFERENCES
참고문헌 (12)
참고문헌 신청
Y. Nakagome, M. Aoki, S. Ikenaga, M. Horiguchi, S. Kimura, Y. Kawamoto and K. Itoh, "The Impact of Data-Line Interference Noise on DRAM Scaling." IEEE Journal of Solid-state circuits, vol. 23, no. 5, pp.1120-1127, Oct. 1988.
H. Wann and C. Hu, "A capacitorless DRAM Cell on SOI Substrate." IEEE International Electron Devices Meeting, Washington, DC, USA, pp.635-638, 1993.
M. Aoulaiche, E. Simoen, Ch. Cailat, N. Collaert, G.Groeseneken and M. Jurczak, "Reliability and Retention of Floating Body RAM on Bulk FinFET." Microelectronics and Solid State Electronics, vol. 1, no. 2, pp. 33-40, Feb. 2012.
Wang G, Anand D, Butt N, Cestero A, more authors, “Scaling deep trench based eDRAM on SOI to 32nm and Beyond.”, IEEE International Electron Devices Meeting, Baltimore, MD, pp. 1-4, 2009.
S Okhonin, M Nagoga, J M Sallese, and P FazanA. “Capacitor- Less 1T-DRAM Cell.” IEEE Electron Device Letters, vol. 23, no. 2, pp. 85-87, Oct. 2002.
H. Wann and C. Hu, "A capacitorless DRAM Cell on SOI Substrate." IEEE International Electron Devices Meeting, Washington, DC, USA, pp.635-638, 1993.
M. Aoulaiche, E. Simoen, Ch. Cailat, N. Collaert, G.Groeseneken and M. Jurczak, "Reliability and Retention of Floating Body RAM on Bulk FinFET." Microelectronics and Solid State Electronics, vol. 1, no. 2, pp. 33-40, Feb. 2012.
Wang G, Anand D, Butt N, Cestero A, more authors, “Scaling deep trench based eDRAM on SOI to 32nm and Beyond.”, IEEE International Electron Devices Meeting, Baltimore, MD, pp. 1-4, 2009.
S Okhonin, M Nagoga, J M Sallese, and P FazanA. “Capacitor- Less 1T-DRAM Cell.” IEEE Electron Device Letters, vol. 23, no. 2, pp. 85-87, Oct. 2002.
함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
유도성 기생성분에 의한 드레인전류응답지연을 포함한 SOI MOSFET 고주파모델
한국전자통신학회 논문지
2018 .10
-
산업 파워 모듈용 900 V MOSFET 개발
전기전자재료학회논문지
2020 .01
-
1,700V Super Junction MOSFET의 전기적 특성에 관한 연구
대한전기학회 학술대회 논문집
2022 .07
-
게이트 에지-드레인 접합 간 부정합이 초박막 수직 채널 트랜지스터의 동작 특성에 미치는 영향 연구
대한전자공학회 학술대회
2023 .06
-
Vertical GaN Reverse Trench-Gate Power MOSFET and DC-DC Converter
Transactions on Electrical and Electronic Materials
2021 .01
-
시뮬레이션을 통한 MOSFET 산화막 내부트랩의 영향 비교분석
대한전자공학회 학술대회
2015 .06
-
Exploration of Linearity Analysis in Nanotube GAA MOSFET Through Simulation-Based Study Utilizing Multi-Material Gate Technique
Transactions on Electrical and Electronic Materials
2024 .08
-
Ⅲ-Ⅴ화합물 반도체 기반 Triple Gate MOSFET과 Gate All Around Nanowire NMOSFET의 성능 비교
대한전자공학회 학술대회
2015 .11
-
SiC Mosfet’s Application
전력전자학회 학술대회 논문집
2018 .07
-
플로팅 아일랜드 구조의 전력 MOSFET의 전기적 특성 분석
전기전자재료학회논문지
2016 .01
-
MOSFET I-V 그래프에서 단일트랩이 GIDL current에 미치는 영향분석
대한전자공학회 학술대회
2015 .06
-
SiC MOSFET의 특성 및 응용
전기의세계
2017 .11
-
1200V급 SiC 기반 트렌치 게이트 MOSFET의 전기적 특성에 관한 연구
전기전자학회논문지
2023 .03
-
전력 MOSFET용 멀티 게이트 구동 회로 연구
대한전기학회 학술대회 논문집
2017 .07
-
총 이온화 선량 시험에 대한 P 채널 MOSFET의 전기적 특성 변화 연구
한국기계가공학회 춘추계학술대회 논문집
2022 .04
-
Optimal Design of Trench Power MOSFET for Mobile Application
Transactions on Electrical and Electronic Materials
2017 .08
-
Analysis on Capacitance Characteristics in FE-GAA MOSFET
대한전자공학회 학술대회
2019 .06
-
정공 저장 영역을 갖는 1T DRAM 소자의 설계와 센싱 마진 분석
대한전자공학회 학술대회
2021 .06
-
트랜지스터의 온도 계수를 고려한 커패시터리스 디램의 설계 최적화
전기전자학회논문지
2024 .09
-
I 형 게이트 내방사선 n-MOSFET 구조 설계 및 특성분석
한국정보통신학회논문지
2016 .10
이 논문의 저자 정보
이 논문과 함께 이용한 논문
Double-Independent-Gate Ambipolar Silicon-Nanowire Field Effect Transistors : Source/Drain and Gate Work Function과 전류레벨의 연관성 연구
홍성현
,
유윤섭
대한전자공학회 학술대회
2015
.06
포획된 전하량 분석을 통한 planar 구조와 Gate.All-Around (GAA) 구조의 SONOS 낸드 플래시 메모리 특성 비교
백명현
,
박세환
,
서주연
외 1명
대한전자공학회 학술대회
2013
.11
Top-down 방식으로 제작한 실리콘 나노와이어 ISFET 의 전기적 특성
김성만
,
조영학
,
이준형
외 2명
Journal of the Korean Society for Precision Engineering
2013
.01
Silicon Nanowire FET 제작과 DC 및 Low Frequency Noise 특성 분석
박찬훈
,
백록현
,
최길복
외 7명
대한전자공학회 학술대회
2009
.11
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2016-559-002844936