메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

논문 기본 정보

자료유형
학술대회자료
저자정보
Kunagone Kiddee (Mahanakorn University of Technology) Anucha Ruangphanit (National Electronics and Computer Technology Center)
저널정보
대한전자공학회 ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications ITC-CSCC 2015
발행연도
2015.6
수록면
780 - 783 (4page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
This article describes the design of test ship and fabrication also the electrical model extraction of a pn junction for VLSI circuits. The rectangular structure which the ratio between perimeter and area is minimized and multi firing structure which the ratio between perimeter and area is very much are used for parameter extraction. The N+/Psub and P+/Nwell junction are testing devices. The SPICE simulations are performed using extracted parameters also. Simulation results have been compared with real measurement data. The comparison between SPICE simulation and experimental data is a good agreement with the maximum error 1.2% of value. Finally, the work is finalized by determining the model performance and its accuracy. The overall data should be a data base of the design tool kit which hand out to the circuit designer.

목차

Abstract
I. INTRODUCTION
II. THEORY
III. RESULTS AND DISCUSSIONS
IV. CONCLUSIONS
REFERENCES

참고문헌 (0)

참고문헌 신청

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

이 논문과 함께 이용한 논문

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2016-569-001694363