지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
이용수
Abstract
1. 서론
2. 2차원 콘볼루션을 위한 Systolic Array
3. 세로운 2차원 Systolic 알고리즘
4. 평가
5. 결론
6. 참고문헌
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
2차원 콘블루션 ( Convolution )을 위한 새로운 시스톨릭 ( Systolic ) 알고리즘 ( A New Systolic Algorithm for 2-Dimensional Convolution )
대한전자공학회 학술대회
1986 .01
Systolic Array를 이용한 2-Dimension Convolution 설계 및 제작에 관한 연구 ( A Study on the Design of 2-Dimension Convolution with Systolic Array and One-chip IC )
한국통신학회논문지
1990 .10
Convolution 알고리즘을 이용한 영상 재구성 필터에 관한 연구 ( Critical Review of Reconstruction Filters for Convolution Algorithms )
전자공학회지
1980 .02
이차원 콘볼루션을 위한 배열처리기의 설계 ( The Design of Array Processor for 2-D Convolution )
대한전자공학회 학술대회
1990 .11
이차원 콘볼루션을 위한 배열처리기의 설계
대한전자공학회 학술대회
1990 .11
A CONSIDERATION OF A COMPLEX CONVOLUTION
제어로봇시스템학회 국내학술대회 논문집
1991 .10
A Consideration of a Complex Convolution
대한전자공학회 학술대회
1991 .01
Systlic Array를 이용한 2-Dimension Convolution 설계 및 제작에 관한 연구
한국통신학회 학술대회논문집
1990 .08
Systlic Array를 이용한 2-Dimension Convolution 설계 및 제작에 관한 연구 ( A Study on the Design of 2-Dimension Convolution With Systolic Array and One-Chip IC )
한국통신학회 학술대회논문집
1990 .01
커넬 크기에 적응성을 갖는 2차원 영상 디지틀 콘볼루션 전용 시스토릭 어레이에 관한 연구
한국통신학회 학술대회논문집
1992 .07
커넬 크기에 적응성을 갖는 2차원 영상 디지틀 콘볼루션 전용 시스토릭 어레이에 관한 연구 ( A Study On The Systolic Array For 2-D Image Digital Convolution With Adaptibility In Kernel Size )
한국통신학회 학술대회논문집
1992 .01
사람 행동 분류를 위한 주의지도 기반 3차원 컨볼루션
제어로봇시스템학회 국내학술대회 논문집
2020 .07
컨볼루션과 코릴레이션의 생체공학연구 적용
한국정밀공학회 학술발표대회 논문집
2015 .12
Time Delay Estimation Using De-Convolution
한국통신학회논문지
2016 .12
Implementation of a Convolution Processor
대한전자공학회 ISOCC
2005 .10
Critical Review of Reconstruction Filters for Convolution Algorithm
대한전자공학회 학술대회
1979 .01
Critical Review of Reconstruction Filters for Convolution Algorithm
대한전기학회 학술대회 논문집
1979 .08
Generalized Convolution Theory
TENCON 87 - Computers and Communications Technology Toward 2000
1997 .01
단어인식 알고리즘의 병렬 처리를 위한 systolic 구조에 관한 연구 ( A Study on the Systolic Architecture for the Parallel Processing of Word Recognition Algorithms )
대한전자공학회 학술대회
1987 .11
Bit-level Systolic Array for Convolution with Multiplexer-based Bit-serial Multiplier
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2003 .07
0