EXOR 게이트를 이용한 다단계 회로 합성 ( Synthesis of Multi-Level Circuits Using EXOR gates )

이귀상 ,  방대웅

대한전자공학회 학술대회

1996 .01

AND-EXOR 수식의 최소화에 관한 연구 ( A Study on the Minimization of AND-EXOR Expression )

최운일 ,  정성종

대한전자공학회 학술대회

1993 .11

AND-EXOR 수식의 최소화에 관한 연구

최운일 ,  정성종

대한전자공학회 학술대회

1993 .11

입력 디코더를 부착한 AND-EXOR형 PLA 설계법에 관한 연구 ( A Study on the Design Method for AND-EXOR PLA`s with Input Decoders )

송홍복 ,  김명기

전자공학회논문지

1990 .03

RFID/USN에서의 EXOR과 해쉬 함수를 이용한 인증 프로토콜

신진섭 ,  박영호

한국산업정보학회논문지

2007 .06

4변수 NP동치류 대표함수를 이용한 AND-EXOR 최소논리식과 그 성질에 관한 연구 ( A Study on the AND-EXOR Minimum Expressions and their Properties Using Representative Functions of Four Variable NP-Equivalence Classes )

송홍복 ,  김명기

한국통신학회논문지

1990 .02

AND/OR/EXOR 표현을 이용한 LUT-type FPGA의 논리합성

이귀상 ,  방대웅

정보과학회논문지(A)

1998 .02

스위칭 특성 향상을 위한 게이트 구동회로에 관한 연구

배진용 ,  김용 ,  백수현 외 2명

대한전기학회 학술대회 논문집

2005 .07

불완전하게 표현된 논리함수의 다단계 리드뮬러 회로합성

李貴相

전기학회논문지

1994 .08

On Performance Analysis of Position Based Routing Algorithms in Wireless Networks

T ,  an Thi Xuyen ,  Hyung Yun Kong

한국통신학회논문지

2010 .06

속도 독립 회로를 위한 직접 합성 시스템

김희숙 ,  정성태 ,  박희순

정보과학회논문지 : 시스템 및 이론

2001 .02

비동기식 순차 및 병행 제어 회로의 직접 합성 규칙

박하나 ,  이정근

한국정보기술학회논문지

2013 .08

행렬연산을 이용한 다단계 Reed Muller 회로 합성 ( Synthesis of Multi-level Reed Muller Circuits Using Matrix Operations )

장준영 ,  이형수 ,  천승환 외 1명

대한전자공학회 학술대회

1993 .01

단전원 Gate Drive의 회로 설계에 관한 연구

이상균 ,  이재춘 ,  이철웅 외 1명

대한전기학회 학술대회 논문집

1999 .07

기초회로실험을 통한 여러 가지 회로 설계

진정아 ,  최연성 ,  김잔디 외 1명

대한전자공학회 학술대회

2014 .11

게이트 사이징과 감각 경로 검색에 의한 CMOS 디지털회로의 저전력 설계 기법

김주호 ,  양재석 ,  황선영

정보과학회논문지(A)

1998 .07

게이트 단계에서의 소모전력 예측 ( Gate-Level Power Estimation )

황인기 ,  조준동

한국통신학회논문지

2001 .10

100 % 결함 검출 가능한 회로의 합성 ( Synthesis of 100 % Testable Circuits )

이귀상

대한전자공학회 학술대회

1992 .01

MRM : 상징행렬을 이용한 다단계 리드뮬러회로의 합성 도구 ( MRM : A Synthesis Tool for Multi-level Reed Muller Circuits using Symbolic Matrix )

이귀상 ,  장준영

전자공학회논문지-A

1995 .10