Boundary Scan Architecture and DFT ( Design For Testability ) for Marcia ( 32-bit Superscalar ) Microprocessor

고동범 ,  박선주

대한전자공학회 토론회

1997 .01

A Prefetch Architecture with Efficient Branch Prediction for a 64-bit 4-way Superscalar Microprocessor

Sang Ook Moon ,  Yong Su ,  k Lee

ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications

1997 .01

Design for Testability

유영갑

한국통신학회 워크샵

1986 .01

수퍼스칼라 마이크로프로세서용 시퀀서 설계

이원 ,  정승재 ,  손승일 외 2명

대한전자공학회 학술대회

1994 .11

Design for Testability를 위한 검사방식

이강현 ,  김용득

전자공학회지

1992 .01

Testability를 이용한 검사패턴 생성에 관한 연구 ( A Study on the Test Pattern Generation Using Testability )

김진문 ,  송원국 ,  이강현 외 1명

대한전자공학회 학술대회

1990 .07

32bit 슈퍼스 칼라 마이크로 프로세스를 위한 Bus Unit 설계 ( A Design of a Bus Interface Unit for 32-Bit Superscalar Microprocessor )

양훈모 ,  손승일 ,  이문기

대한전자공학회 학술대회

1995 .07

64비트 4-WAy 수퍼스칼라 마이크로프로세서의 최적화된 명령어 이슈 구조 ( An Optimized Instruction Issue Architecture of 64-bit 4-way Superscalar Microprocessor )

문병인 ,  권호경 ,  이용환 외 2명

대한전자공학회 학술대회

1996 .11

64비트 4-way 수퍼스칼라 마이크로프로세서의 최적화된 명령어 이슈 구조

문병인 ,  권호경 ,  이용환 외 2명

대한전자공학회 학술대회

1996 .11

HDL Modeling of the Descriptor Cache unit for Superscalar Microprocessor

H. G. Kim ,  S. I. Sonh ,  M. K. Lee

ICEIC : International Conference on Electronics, Informations and Communications

1995 .01

Hybrid Design For Testability Combining Scan and Clock Line Control and Method For Test Generation

Sanghyeon Baeg ,  William A. Roge ,  s

대한전자공학회 학술대회

1995 .07

Hybrid Design For Testability Combining Scan and Clock Line Control and Method For Test Generation

Sang Hyeon Baeg ,  William A. Roge ,  s

대한전자공학회 토론회

1995 .01

Cell Microprocessor Design Concept and Architecture Analysis

Sangook Moon

INTERNATIONAL CONFERENCE ON FUTURE INFORMATION & COMMUNICATION ENGINEERING

2007 .07

HDL modeling of the descriptor cache unit for superscalar microprocessor

H. G. Kim ,  S. I. Sohn ,  M. K. Lee

ICEIC : International Conference on Electronics, Informations and Communications

1995 .08

Dynamically Changeable Secure Scan Architecture against Scan-Based Side Channel Attack

Yuta Atobe ,  Youhua Shi ,  Masao Yanagisawa 외 1명

대한전자공학회 ISOCC

2012 .11

A Prefetch Unit Design for CISC type Superscalar Microprocessor

S. J. An ,  Y. S. Lee

ICEIC : International Conference on Electronics, Informations and Communications

1995 .08

A Prefetch Unit Design for CISC Type Superscalar Microprocessor

S. J. An ,  Y. S. Lee

ICEIC : International Conference on Electronics, Informations and Communications

1995 .01

Scan Flipflops Grouping Algorithm for Low Power Design-For-Testability

Insoo Kim ,  Hyoung Bok Min

대한전자공학회 ISOCC

2007 .10

Module화 된 32-bit CMOS Microprocessor의 설계 ( The design of modular 32-bit CMOS Microprocessor )

강인엽 ,  최용문 ,  김원찬

대한전자공학회 학술대회

1986 .01