64비트 4-way 수퍼스칼라 마이크로프로세서의 효율적인 분기 예측을 수행하는 프리페치 구조 ( A Prefetch Architecture with Efficient Branch Prediction for a 64-bit 4-way Superscalar Microprocessor )

문상국 ,  문병인 ,  이용환 외 1명

한국통신학회논문지

2000 .11

64비트 4-way 수퍼스칼라 마이크로프로세서의 효율적인 분기 예측을 수행하는 프리페치 구조

문상국 ,  조영록 ,  이용환 외 2명

대한전자공학회 학술대회

1996 .11

64비트 4-WAy 수퍼스칼라 마이크로프로세서의 효율적인 분기 예측을 수행하는 프리페치 구조 ( A Prefetch Architecture with Efficient Branch Prediction for 64-bit 4-way Superscalar Microprocessor )

문상국 ,  조영록 ,  이용환 외 2명

대한전자공학회 학술대회

1996 .11

A Prefetch Unit Design for CISC Type Superscalar Microprocessor

S. J. An ,  Y. S. Lee

ICEIC : International Conference on Electronics, Informations and Communications

1995 .01

A Prefetch Unit Design for CISC type Superscalar Microprocessor

S. J. An ,  Y. S. Lee

ICEIC : International Conference on Electronics, Informations and Communications

1995 .08

대형 윈도우에서 다중 분기 예측법을 이용하는 수퍼스칼라 프로세서의 프로화일링 성능 모델

이종복

전기학회논문지

2009 .07

수퍼스칼라 마이크로프로세서용 시퀀서 설계

이원 ,  정승재 ,  손승일 외 2명

대한전자공학회 학술대회

1994 .11

Boundary Scan Architecture and DFT(Design For Testability) for Marcia(32-bit Superscalar) Microprocessor

고동범 ,  박선주

대한전자공학회 학술대회

1997 .07

Boundary Scan Architecture and DFT ( Design For Testability ) for Marcia ( 32-bit Superscalar ) Microprocessor

고동범 ,  박선주

대한전자공학회 토론회

1997 .01

RISC 프로세서를 위한 Branch Prediction Prefetch Unit의 설계

김창현 ,  박인철

대한전자공학회 학술대회

2011 .11

64비트 4-WAy 수퍼스칼라 마이크로프로세서의 최적화된 명령어 이슈 구조 ( An Optimized Instruction Issue Architecture of 64-bit 4-way Superscalar Microprocessor )

문병인 ,  권호경 ,  이용환 외 2명

대한전자공학회 학술대회

1996 .11

64비트 4-way 수퍼스칼라 마이크로프로세서의 최적화된 명령어 이슈 구조

문병인 ,  권호경 ,  이용환 외 2명

대한전자공학회 학술대회

1996 .11

HDL Modeling of the Descriptor Cache unit for Superscalar Microprocessor

H. G. Kim ,  S. I. Sonh ,  M. K. Lee

ICEIC : International Conference on Electronics, Informations and Communications

1995 .01

32bit 슈퍼스 칼라 마이크로 프로세스를 위한 Bus Unit 설계 ( A Design of a Bus Interface Unit for 32-Bit Superscalar Microprocessor )

양훈모 ,  손승일 ,  이문기

대한전자공학회 학술대회

1995 .07

가변길이 명령어의 수퍼스칼라 마이크로프로세서 프리패치 유닛 설계 ( Design of a prefetch Unit of a Variable Length Instruction Superscalar Microprocessor )

이용석

한국통신학회논문지

1995 .04

Recovery Scheme to Reduce Latency of Miss-Prediction for Superscalar Processor using L1 Recovery Cache

Ye JiongYao ,  Watanabe Takahi ,  o

ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications

2008 .07

HDL modeling of the descriptor cache unit for superscalar microprocessor

H. G. Kim ,  S. I. Sohn ,  M. K. Lee

ICEIC : International Conference on Electronics, Informations and Communications

1995 .08

수퍼스칼라 마이크로프로세서용 프리펫치 유닛 HDL 모델링

안상준 ,  손승일 ,  이용석 외 1명

한국통신학회 학술대회논문집

1994 .07

수퍼스칼라 마이크로프로세서용 프리펫치 유닛 HDL 모델링 ( HDL Modeling of Prefetch Unit for Superscalar Microprocessor )

안상준 ,  손승일 ,  이용석 외 1명

한국통신학회 학술대회논문집

1994 .01

Microprocessor에 관한 일반적 고찰

여재흥

전자공학회지

1973 .08