병렬 비트 연산에 의한 고속 고장 시뮬레이터 ( High-Speed Fault Simulator Based on Parallel Operation )

강민섭

대한전자공학회 학술대회

1992 .07

32 x 32 비트 고속 병렬 곱셈기 구조 ( An Architecture for 32 x 32 bit high speed parallel multiplier )

김영민 ,  조진호

전자공학회논문지-B

1994 .10

32 비트 정수형 고속 병렬 곱셈기 구조 ( A structure for High Speed 32-bit Parallel Integer Multiplier )

송홍종 ,  김영민

대한전자공학회 학술대회

1993 .11

32 비트 정수형 고속 병렬 곱셈기 구조

송홍종 ,  김영민

대한전자공학회 학술대회

1993 .11

고장시뮬레이션의 병렬화 알고리듬에 관한 연구 ( Study on Parallel Algorithm for Fault Simulation )

송오영

한국통신학회논문지

1996 .11

고속 4 : 2 컴프레서를 사용한 16 x 16 비트 병렬곱셈기 구조 ( A 16 x 16 bit Parallel Multiplier Architecture using High Speed 4 : 2 Compressor )

진용선 ,  정정화

한국통신학회논문지

2000 .06

8-비트 마이크로 컴퓨터를 이용한 논리회로 시뮬레이터에 관한 연구 ( A Study on Logic Simulator Using 6-Bit Micro-Computer )

이재성 ,  김정회 ,  김철주

대한전자공학회 학술대회

1985 .01

고속 고장 시뮬레이션을 위한 효율적인 병렬 평가 알고리듬 ( An Efficient Parallel Evalution Algorithm for Fast Fault Simulation )

강민섭

전자공학회논문지-A

1994 .06

스포츠 시뮬레이터를 위한 병렬형 모션 플랫폼의 적용

소병록 ,  이성일 ,  이상준 외 2명

한국정밀공학회 학술발표대회 논문집

2013 .05

직병렬형 8비트 고속 A / D 변환기의 설계 ( Design of parallel-series type 8-bit high speed A / D converter )

정명수 ,  김태형 ,  이우일 외 3명

대한전자공학회 학술대회

1986 .01

직병렬형 8비트 고속 A/D 변환기의 설계

정명수 ,  김태형 ,  이우일 외 3명

대한전자공학회 학술대회

1986 .12

N 비트인 논리연산기의 설계 ( The Design of an Logical Unit in N-Bit )

한제섭

대한전자공학회 학술대회

1998 .01

고속 연산을 위한 64bit 가산기의 설계 ( Design of high speed 64bit adder )

오재환 ,  이영훈 ,  김상수 외 1명

대한전자공학회 학술대회

1998 .07

고속 연산을 위한 64bit 가산기의 설계

오재환 ,  이영훈 ,  김상수 외 1명

대한전자공학회 학술대회

1998 .06

GPU 가속기를 통한 비트 연산 최적화 및 DNN 응용

김상혁 ,  이재흥

전기전자학회논문지

2019 .12

새로운 H.264/AVC CAVLC 고속 병렬 복호화 회로

여동훈 ,  신현철

전자공학회논문지-SD

2008 .11

병렬처리 시뮬레이터 PPS의 설계 및 구현

이진호

(구)정보과학회논문지

1993 .07

비트 연산을 이용한 향상된 연산 난독화 기법

박희완 ,  최석우 ,  한태숙

프로그래밍언어논문지

2003 .11

건식 식각 공정을 위한 초고속 병렬 연산 시뮬레이터 개발 ( Development of High Performance Massively Parallel Processing Simulator for Semiconductor Etching Process )

이제희 ,  권오섭 ,  반용찬 외 1명

전자공학회논문지-D

1999 .10

동시 고장 시뮬레이터의 메모리효율 및 성능 향상에 대한 연구

김도윤 ,  김규철

대한전자공학회 학술대회

1998 .11