메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

논문 기본 정보

자료유형
학술대회자료
저자정보
이영근 (한양대학교) 이중목 (한양대학교) 안병규 (한양대학교) 정찬민 (한양대학교) 정기석 (한양대학교) 정정화 (한양대학교)
저널정보
대한전자공학회 대한전자공학회 학술대회 대한전자공학회 2006년도 추계학술대회 논문집Ⅱ
발행연도
2006.11
수록면
534 - 537 (4page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
Modern DSP’s commonly run a set of complicated algorithms which take long run time and high power consumption. Accelerating IP’s are often employed to reduce the execution time and the power consumption. However, as the complexity and the variability of the DSP algorithms are growing, more and more accelerating IP’s are required. Since such specialized fixed IP’s are hard to design and debug, DSP’s with multiple accelerating IP’s are very likely to have a very poor time-to-market and an unacceptably high area cost. To improve the time-to-market and the area efficiency, dynamically reconfigurable DSP architectures have gained a lot of attention lately. Dynamically reconfigurable DSP’s typically have one (or two) multi-functional DSP accelerator which executes different, yet similar multiple core computations for a set of DSP algorithms. With this type of dynamically reconfigurable DSP accelerators, the time to market and the area/power efficiency of the DSP designs can be improved significantly.

목차

Abstract
Ⅰ. 서론
Ⅱ. Related Work
Ⅲ. 재구성 가능한 DSP Accelerator
Ⅳ. DSP 알고리즘
Ⅴ. 실험결과
Ⅵ. 결론
참고문헌

참고문헌 (0)

참고문헌 신청

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

최근 본 자료

전체보기

댓글(0)

0