지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술대회자료
- 저자정보
- 발행연도
- 1996.11
- 수록면
- 1,312 - 1,315 (4page)
이용수
이 논문의 연구 히스토리 (2)
- 이 논문의 후속연구가 궁금하신가요?
- 연관 학술논문 또는 학술발표를 통해 보다 발전된 연구결과를 확인하실 수 있습니다.
- 이 논문의 연구 히스토리 확인하기
초록· 키워드
오류제보하기
등록된 정보가 없습니다.
목차
등록된 정보가 없습니다.
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
단일 전자 논리 회로를 위한 단일 전자 상보 논리 게이트의 설계
대한전자공학회 학술대회
1996 .11
-
3차원 확률분포함수를 고려한 단일전자 기본 논리 셀의 해석 ( Analysis of a basic single-electron logic-cell considering three-dimensional joint probability distribution )
전자공학회논문지-A
1996 .07
-
단전자 트랜지스터로 구성된 논리 게이트 특성에 관한 연구
대한전자공학회 학술대회
2000 .06
-
홉필드 신경회로망을 위한 단일전자 소자
전자공학회논문지-SD
2008 .06
-
논리 회로의 기술 매핑 시스템 설계 ( Design of a Technology Mapping System for Logic Circuits )
전자공학회논문지-A
1992 .02
-
단일 입력 적응 퍼지 논리 제어기의 설계
제어로봇시스템학회 국내학술대회 논문집
1998 .10
-
논리 세기 개념을 이용한 논리 레벨 시뮬레이션 ( Logic Level Simulation Using The Logic Strength Concept )
대한전자공학회 학술대회
1987 .11
-
단층 입력 구조의 Magnetic-Tunnel-Junction 소자를 이용한 임의의 3비트 논리회로 구현을 위한 자기논리 회로 설계
전자공학회논문지-SD
2008 .12
-
Computer Aided Design of Sequential Logic Circuits (Case of Synchronous Sequential Logic Circuits)
전기학회논문지
1984 .04
-
손으로 그린 논리회로 도형의 인식에 관한 연구 ( A study on the recognition of hand-drawn Logic circuit diagrams )
대한전자공학회 학술대회
1986 .01
-
손으로 그린 논리회로 도형의 인식에 관한 연구
대한전자공학회 학술대회
1986 .12
-
Computer-Aided Design of Sequential Logic Circuits (Case of Asynchronous Sequential Logic Circuits)
전기학회논문지
1984 .02
-
논리값 제약을 갖는 스캔 설계 회로에서의 자동 시험 패턴 생성 ( A Method to Generate Test Patterns for Scan Designed Logic Circuits under Logic Value Constraints )
전자공학회논문지-A
1994 .02
-
Emitter Function Logic을 이용한 논리회로 설계 및 응용에 관한 연구
대한전자공학회 학술대회
1981 .01
-
9. Emitter Function Logic을 이용한 논리회로 설계 및 응용에 관한 연구
대한전자공학회 학술대회
1981 .08
-
확장논리에 기초한 순차디지털논리시스템 및 컴퓨터구조에 관한 연구
한국인터넷방송통신학회 논문지
2008 .01
-
회로 시뮬레이션을 위한 단일전자 트랜지스터의 과도전류 모델링
전자공학회논문지-SD
2003 .04
-
게이트 · 레벨 논리 시뮬레이션 ( Gate Level Logic Simulation )
대한전자공학회 학술대회
1984 .01
-
게이트 레벨 논리 검증 시스템 ( A Gate Level Logic Verification System )
대한전자공학회 학술대회
1987 .05
-
I2L 배열에 의한 다치논리 회로의 설계 ( Design of Multivalued Logic Circuits using I2L Array )
대한전자공학회 학술대회
1986 .01
이 논문의 저자 정보
이 논문과 함께 이용한 논문
스핀트로닉스 분야에서 실험-이론간 공동연구에 대한 경험
이경진
한국자기학회 학술연구발표회 논문개요집
2016
.11
나노갭 게이트의 Fringing 전계효과를 이용한 계단형 스위칭 MoS₂ FET 및 다진법 논리회로 응용
박창용
,
이영택
대한전자공학회 학술대회
2023
.06
객체 검출을 활용한 교육적 목적의 웹 기반 브레드보드 전기회로 분석
박세현
,
최승호
디지털콘텐츠학회논문지
2022
.09
IC 설계를 위한 논리와 회로 시뮬레이션 ( Logic and Circuit Simulation for Intergated Circuits )
이기준
전자공학회지
1995
.08
최근 본 자료
댓글(0)
0