지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
이용수
등록된 정보가 없습니다.
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
CMOS 표준 셀의 자동설계 ( An Automated Design of CMOS Standard Cells )
전자공학회논문지
1986 .11
CMOS 표준 Cell Library를 이용하는 수평 트랙 배선 시스템 ( A Channel Routing System using CMOS Standard Cell Library )
전자공학회지
1985 .01
Standard Cell의 자동 배치배선 시스템에 관한 연구 ( A Study on the Automatic layout System for Standard Cell )
대한전자공학회 학술대회
1986 .01
Standard Cell의 자동 배치 배선 시스템에 관한 연구
대한전자공학회 학술대회
1986 .06
스텐다드 셀의 자동배치 배선시스템에 관한 연구 ( A Study on the Automatic Placement and Routing System for Standard Cell )
전자공학회논문지
1987 .11
게이트 어레이의 자동 배치 , 배선 시스템 ( Automatic Placement and Routing System for Gate Array )
전자공학회논문지
1988 .05
CMOS 연산증폭기 설계자동화
대한전자공학회 학술대회
1993 .11
CMOS 연산증폭기 설계자동화 ( Automatic Synthesis of CMOS Operational-Amplifier )
대한전자공학회 학술대회
1993 .11
1.5μm CMOS 스탠다드 셀 라이브러리의 개발 ( DevelopMents of 1.5μm CMOS standard cell Library )
대한전자공학회 학술대회
1989 .11
이중 금속 CMOS 공정을 이용한 표준 셀의 데이타 베이스 ( A Data Base of Standard Cell using Double Metal CMOS Process )
한국통신학회 학술대회논문집
1988 .01
스탠다드 셀의 자동 배치 시스템에 관한 연구 ( A Study on the Automatic Placement System for Standard Cell )
전자공학회논문지
1986 .07
Principles of CMOS System Design
한국통신학회 워크샵
1986 .01
배선 회로 해석을 위한 CMOS 게이트의 구동 특성 모델 ( CMOS Gate Driver Model For Interconnect Circuit Analysis )
대한전자공학회 학술대회
1997 .11
배선 회로 해석을 위한 CMOS 게이트의 구동 특성 모델
대한전자공학회 학술대회
1997 .11
C-언어를 사용한 CMOS 셀 컴파일러의 개발 ( Development of CMOS Cell Compiler Using C-Language )
대한전자공학회 학술대회
1985 .01
표준 CMOS 공정을 이용한 카오스 칩 설계
대한전자공학회 학술대회
1997 .11
1.2μm CMOS 공정을 이용한 매크로 셀의 설계 ( A Design of Macro Cell Using 1.2μm CMOS Process )
대한전자공학회 학술대회
1989 .11
CMOS 게이트에 의해서 구동 되는 배선 회로 압축 기술 ( A Compression Technique for Interconnect Circuits Driven by a CMOS Gate )
전자공학회논문지-SD
2000 .01
CMOS 아날로그 셀 라이브레리 설계에 관한 연구 - CMOS 온-칩 전류 레퍼런스 회로 ( A Study on a CMOS Analog Cell-Library Design ( - A CMOS On-Chip Current Reference Circuit ) )
전자공학회논문지-A
1996 .04
표준 CMOS 공정을 이용한 카오스 칩 설계 ( Design of the Chaotic Chip Using 0.8mm Standard CMOS Technology )
대한전자공학회 학술대회
1997 .11
0