신경 회로망을 이용한 나눗셈기 설계 ( Design of divider using neural network )

김신진 ,  김홍락 ,  여진경 외 2명

대한전자공학회 학술대회

1989 .07

신경 회로망 개념을 이용한 32-bit 부동소수점 곱셈기 설계

이상진 ,  정호선

한국통신학회 학술대회논문집

1989 .11

신경 회로망을 이용한 16/16 나눗셈기 설계

김신진 ,  김태훈 ,  정호선

한국통신학회 학술대회논문집

1989 .11

오차 교정 K차 골드스미트 부동소수점 나눗셈

조경연

한국정보통신학회논문지

2015 .10

내장형 프로세서를 위한 IEEE-754 고성능 부동소수점 나눗셈기의 설계

정재원 ,  홍인표 ,  정우경 외 1명

전자공학회논문지-SD

2002 .07

신경 회로망의 개념을 이용한 16 * 16비트 곱셈기 설계 ( Implementation of 16 * 16 bit multiplier using of the conception of neural networks )

김태훈 ,  정호선

대한전자공학회 학술대회

1989 .11

내장형 프로세서를 위한 IEEE - 754 고성능 부동소수점 나눗셈기의 설계

정재원 ,  홍인표 ,  정우경 외 1명

대한전자공학회 학술대회

2000 .11

신경회로망을 이용한 5 * 5 비트 곱셈기와 12 * 12 비트 곱셈기 설계 ( Designed of 5 * 5 bit multiplier and 12 *12 bit multiplier using of Neural Network )

김태훈 ,  정호선 ,  이우일

대한전자공학회 학술대회

1989 .07

새로운 Bit-serial 방식의 곱셈기 및 나눗셈기 아키텍쳐 설계 ( Design of a New Bit-serial Multiplier / Divider Architecture )

옹수환 ,  선우명훈

전자공학회논문지-C

1999 .03

가변시간 K차 이중 반복 부동소수점 나눗셈

조경연

한국정보기술학회논문지

2016 .07

가변 시간 골드스미트 부동소수점 나눗셈기

김성기 ,  송홍복 ,  조경연

한국정보통신학회논문지

2005 .04

새로운 유한체 나눗셈기를 이용한 타원곡선암호(ECC) 스칼라 곱셈기의 설계

김의석 ,  정용진

한국통신학회논문지

2004 .05

미정규수의 하드웨어 처리 가능한 부동소수점 곱셈기와 나눗셈기 ( Floating-point Multiply / Divide Unit for Denormal Processing in HW )

송인호 ,  문중석 ,  정덕균

대한전자공학회 학술대회

1996 .11

Floating-point Multiply/Divide Unit for Denormal Processing in HW

In-Ho Joong ,  Joong-Seok Moon ,  Deog-Kyoon Jeong

대한전자공학회 학술대회

1996 .11

개선된 GF(2^m) 나눗셈기의 VLSI 설계

박재민 ,  문상국 ,  이용주 외 1명

한국통신학회 학술대회논문집

2001 .07

확장성에 유리한 병렬 알고리즘 방식에 기반한 GF(2^m) 나눗셈기의 VLSI 설계

문상국

한국정보통신학회논문지

2005 .06

타원곡선 암호시스템을 위한 GF(2^m)상의 비트-시리얼 나눗셈기 설계

김창훈 ,  홍춘표 ,  김남식 외 1명

한국통신학회논문지

2002 .12

신경회로망을 이용한 VIA 최소화 ( Via Minimization Using Neural Networks )

김성수 ,  경종민

전자공학회논문지

1990 .07

신경회로망을 이용한 VIA 최소화 ( Via Minimization Using Neural Networks )

김성수 ,  경종민

대한전자공학회 학술대회

1990 .01

신경 회로망을 이용한 가변 구조 제어 시스템의 구현 ( Implementation of the Variable Structure Control System using Neural Networks )

양오 ,  양해원

전자공학회논문지-B

1996 .08