메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류
인문학
인문학 일반 역사학 철학 종교학 어문학 기타 인문학
사회과학
사회과학 일반 경영학 관광학 교육학 군사학 문헌정보학 법학 사회학 신문방송학 심리과학 정치외교학 지리학 행정학 경제학 무역학 인류학 기타 사회과학
자연과학
자연과학 일반 물리학 생물학 생활과학 수학·통계학 천문학 지구과학 화학 기타 자연과학
공학
공학 일반 건축공학 기계공학 산업공학 재료·에너지공학 전기전자공학 조선해양공학 화학공학 컴퓨터학 기타공학
의약학
의학 일반 간호학 수의학 약학 한의학 기초의학 임상의학 기타 의약학
농수해양학
농수해양학 일반 농학 수산학 식품과학 임학 축산학 해상운송학 기타 농수해양학
예술체육학
예술 일반 디자인 미술 미용 사진 음악학 의상 체육 공연매체예술 기타 예술체육학
복합학
학제간연구 과학기술학 뇌인지과학 기술정책 기타 복합학

ENG

추천
검색
질문

논문 기본 정보

자료유형
학술저널
저자정보
고영기 (한국생산기술연구원) 고용호 (한국생산기술연구원) 이창우 (한국생산기술연구원)
저널정보
Korean Society for Precision Engineering Journal of the Korean Society for Precision Engineering 한국정밀공학회지 Vol.31 No.10
발행연도
2014.10
수록면
865 - 871 (7page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
Paradigm shift to 3-D chip stacking in electronic packaging has induced a lot of integration challenges due to the reduction in wafer thickness and pitch size. This study presents a hybrid bonding technology by self-alignment effect in order to improve the flip chip bonding accuracy with ultra-thin wafer. Optimization of Cu pillar bump formation and evaluation of various factors on self-alignment effect was performed. As a result, highly-improved bonding accuracy of thin wafer with a 50μm of thickness was achieved without solder bridging or bump misalignment by applying reflow process after thermo-compression bonding process. Reflow process caused the inherently-misaligned micro-bump to be aligned due to the interface tension between Si die and solder bump. Control of solder bump volume with respect to the chip dimension was the critical factor for self-alignment effect. This study indicated that bump design for 3D packaging could be tuned for the improvement of micro-bonding quality.
#3D packaging (3차원 전자패키징) #TSV (Through Silicon Via) (관통 실리콘 비아) #Micro-bump (마이크로 범프) #Stacking (적층) #Thin wafer (박형 웨이퍼)

목차

1. 서론
2. 실험 방법
3. 실험 결과
4. 결론
REFERENCES

참고문헌 (12)

참고문헌 신청
Toriyama, K. / 2012 / Challenges for Micro-bump Interconnection Technologies / Proc. of 11th International Symposium on Microelectronics and Packaging :253~257 google schola Yole development / 2011 / 3D IC & TSV Technology google schola Jinhua, Y. / 2007 / Reliability Study on Copper Pillar Bumping with Lead Free Solder / Proc. of 9 th EPTC :618~622 google schola Lim, S. P. S. / 2013 / Challenges and Approaches of Ultra-Fine Pitch Cu Pillar Assembly on Organic Substrate using Wafer Level Underfill / Proc. of IEEE 15 th EPTC :538~542 google schola Zhan, C. -J. / 2010 / Assembly and Reliability Characterization of 3D Chip Stacking with 30㎛Pitch Lead-Free Solder Micro Bump Interconnection / Proc. of 60 th ECTC :1043~1049 google schola

이 논문의 저자 정보

이 논문과 함께 이용한 논문

사출금형 · 성형 기술동향
원시태 ,  허영무 ,  고영배 외 2명 소성·가공 2014 .06
레이저 조사 판재 성형 기술
송정한 ,  이근안 ,  박성준 소성·가공 2014 .04
다중반응표면최적화 기법을 이용한 반도체 평탄화 공정 최적화 사례
이동희 ie 매거진 2016 .03
FOWLP 패키지 3차원 Stack 장비 기술
이재학 ,  송준엽 ,  김용진 외 4명 한국생산제조학회 학술발표대회 논문집 2015 .04
3차원 적층 패키지를 위한 Insert-Bump 본딩공정에 관한 연구
이영강 ,  이재학 ,  송준엽 외 1명 한국정밀공학회 학술발표대회 논문집 2013 .10

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2015-550-002759802