지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
이용수
이 논문의 연구 히스토리 (2)
- 이 논문의 후속연구가 궁금하신가요?
- 연관 학술논문 또는 학술발표를 통해 보다 발전된 연구결과를 확인하실 수 있습니다.
- 이 논문의 연구 히스토리 확인하기
초록· 키워드
오류제보하기
스마트 기기 시장의 눈부신 성장으로 핵심 SoC (System on Chip)에 대한 고성능 다기능 요구와 더불어 전력 소모 또한 급속도로 증가하고 있다. 그러나 이러한 요구 사항을 만족시키기 위해 점점 더 미세화된 공정을 사용하게 되면서 심화된 공정변이(process variation)문제로 인해 설계 마진(design margin)이 증가하여 성능과 전력소모를 악화시켜 궁극적으로 수율에 심각한 악영향을 주고 있다. Voltage binning 기법은 효과적인 post silicon tuning 기법중의 하나로, 개별 칩이 아닌 일정한 범위의 속도와 누설 전류에 따라 칩들을 선별 그룹핑한 bin 단위의 공급 전압 조절을 통해 경제적으로 공정 변이로 인한 parametric 수율 손실을 줄일 수 있다. 본 논문에서는 수율 손실 없이 추가적으로 평균 전력 소모를 개선하기 위한 voltage binning 기반의 최적화된 공급 전압 조절 방법을 제안한다. 제안한 기법은 칩 속도와 누설전류의 특성에 따른 공정 코너들의 서로 다른 LVCC (Low VCC) 마진을 고려하여 전압 마진의 편차를 최적화함으로써 전력 소모를 개선할 수 있다. 제안한 방식을 30나노급 모바일 SoC 제품에 적용한 결과 전통적인 voltage binning 방법 대비 동일조건에서 약 6.8%까지 평균 전력 소모를 줄일 수 있었다.
목차
요약
Abstract
Ⅰ. 서론
Ⅱ. Voltage Binning의 원리와 방법
Ⅲ. 제안하는 voltage binning 기법
Ⅳ. 실험
Ⅳ. 결론
REFERENCES
참고문헌 (8)
참고문헌 신청
1. [학술지(정기간행물)] - J. W. Tschanz / 2002 / Adaptive Body Bias for Reducing Impacts of Die-to-Die and Within-Die Parameter Variations on Microprocessor Frequency and Leakage / IEEE Journal of Solid State Circuits 37 (11) : 1396 ~ 1402
2. [학술지(정기간행물)] - J. W. Tschanz / 2003 / Effectiveness of Adaptive Supply Voltage and Body Bias for Reducing Impact of Parameter Variations in Low Power and High Performance Microprocessors / IEEE Journal of Solid State Circuits 38 (5) : 826 ~ 829
3. [학술지(정기간행물)] - T. Chen / 2003 / Comparison of Adaptive Body Bias and Adaptive Supply Voltage for Improving Delay and Leakage under the Presence of Process Variation / IEEE Transaction on very large scale integration systems 11 (5) : 888 ~ 899
4. [학술대회논문] - C. Neau / 2003 / Optimal Body Bias Selection for Leakage Improvement and Process Compensation over Different Technology Generations / Int. Symposium on Low Power Electronics and Design (ISLPED) : 116 ~ 121
5. [기타자료] - M. W. Kuemerle / 2009 / Integrated Circuit Design Closure Method for Selective Voltage Binning / U. S. Patent 7475366
2. [학술지(정기간행물)] - J. W. Tschanz / 2003 / Effectiveness of Adaptive Supply Voltage and Body Bias for Reducing Impact of Parameter Variations in Low Power and High Performance Microprocessors / IEEE Journal of Solid State Circuits 38 (5) : 826 ~ 829
3. [학술지(정기간행물)] - T. Chen / 2003 / Comparison of Adaptive Body Bias and Adaptive Supply Voltage for Improving Delay and Leakage under the Presence of Process Variation / IEEE Transaction on very large scale integration systems 11 (5) : 888 ~ 899
4. [학술대회논문] - C. Neau / 2003 / Optimal Body Bias Selection for Leakage Improvement and Process Compensation over Different Technology Generations / Int. Symposium on Low Power Electronics and Design (ISLPED) : 116 ~ 121
5. [기타자료] - M. W. Kuemerle / 2009 / Integrated Circuit Design Closure Method for Selective Voltage Binning / U. S. Patent 7475366
이 논문의 저자 정보
이 논문과 함께 이용한 논문
특정 용도 하이브리드 광학 네트워크-온-칩에서의 에너지/응답시간 최적화를 위한 토폴로지 설계 기법
최적
,
이재훈
,
김현중
외 1명
전자공학회논문지
2014
.11
하이브리드 광학 네트워크-온-칩에서 열 문제를 고려한 Rollback 라우팅 알고리즘
최적
,
한태희
대한전자공학회 학술대회
2013
.11
비동기식 네트워크-온-칩에서 핫스팟 최소화를 위한 개미군 최적화 기반 라우팅 알고리즘
이재성
,
김상헌
,
한태희
대한전자공학회 학술대회
2015
.06
DVFS 전이 오버헤드를 고려한 낮은 복잡도의 태스크 스케줄링 방법
박성현
,
김현중
,
한태희
대한전자공학회 학술대회
2014
.11
태스크 특성 기반의 여유시간 분배를 통한 동적 전압 주파수 스케일링
정승아
,
장진규
,
한태희
대한전자공학회 학술대회
2014
.11
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2015-560-002496502