지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술저널
- 저자정보
- 발행연도
- 2014.3
- 수록면
- 127 - 139 (13page)
이용수
초록· 키워드
오류제보하기
멀티 레벨 낸드 플래시 메모리는 한 셀에 2 비트 이상의 정보를 저장하는 구조이고, 비트 위치별 채널 LLR의 밀도 함수 l-밀도가 비대칭 특성을 가지고 있다. 이런 특성은 이진 무기억 대칭 채널 조건에서 설계된 오류 정정부호의 성능이 제대로 발휘되지 못하게 할 뿐만 아니라, 멀티 레벨 낸드 플래시 메모리용 연판정 복호를 수행하는 이진 오류 정정 부호의 설계도 어렵게 한다. 본 논문에서 밀도 미러링과 EM 알고리즘을 이용하여 오류 정정 부호 설계를 위한 차선책을 소개한다. 밀도 미러링은 EM 알고리즘을 적용하기 전에 0 부호어를 전송한 경우로 가정할 수 있도록 하기 위해서 채널 LLR을 처리하는 과정이고, 이후 채널 LLR l-밀도를 EM 알고리즘을 적용하여 K개의 성분으로 이루어진 대칭 가우시안 혼합 밀도로 근사화하는 방법을 소개한다.
목차
요약
ABSTRACT
Ⅰ. 서론
Ⅱ. 멀티 레벨 낸드 플래시 메모리 채널
Ⅲ. 밀도 미러링과 EM 알고리즘을 적용한 채널 l-밀도 추정
Ⅳ. 모의 실험
Ⅴ. 결론
References
참고문헌 (18)
참고문헌 신청
1. [학술지(정기간행물)] - G. Dong / 2011 / On the use of soft-decision error-correction codes in NAND flash memory / IEEE Trans. Circuits and Syst. 58 (2) : 429 ~ 439
2. [학술지(정기간행물)] - G. Dong / 2010 / Using data post-compensation and pre-distortion to tolerate cell-to-cell interference in MLC NAND flash memory / IEEE Trans. Circuits and Syst. 57 (10) : 2718 ~ 2728
3. [학술지(정기간행물)] - C. Yang / 2012 / Product code schemes for error correction in MLC NAND flash memories / IEEE Trans. Very Large Scale Integr. (VLSI) Syst 29 (12) : 2302 ~ 2314
4. [학술지(정기간행물)] - H. Choi / 2010 / VLSI implementation of BCH error correction for multilevel cell NAND flash memory / IEEE Trans. Very Large Scale Integr. (VLSI) Syst. 18 (5) : 843 ~ 847
5. [학술지(정기간행물)] - T. J. Richardson / 2001 / The capacity of low-density parity-check codes under message passing decoding / IEEE Trans. Inf. Theory 47 (2) : 599 ~ 618
2. [학술지(정기간행물)] - G. Dong / 2010 / Using data post-compensation and pre-distortion to tolerate cell-to-cell interference in MLC NAND flash memory / IEEE Trans. Circuits and Syst. 57 (10) : 2718 ~ 2728
3. [학술지(정기간행물)] - C. Yang / 2012 / Product code schemes for error correction in MLC NAND flash memories / IEEE Trans. Very Large Scale Integr. (VLSI) Syst 29 (12) : 2302 ~ 2314
4. [학술지(정기간행물)] - H. Choi / 2010 / VLSI implementation of BCH error correction for multilevel cell NAND flash memory / IEEE Trans. Very Large Scale Integr. (VLSI) Syst. 18 (5) : 843 ~ 847
5. [학술지(정기간행물)] - T. J. Richardson / 2001 / The capacity of low-density parity-check codes under message passing decoding / IEEE Trans. Inf. Theory 47 (2) : 599 ~ 618
이 논문의 저자 정보
이 논문과 함께 이용한 논문
SSD를 위한 ECC와 Signal Processing 기법
노재형
,
강순영
,
문재균
전자공학회지
2014
.05
플래시 메모리기반 저장장치에서 효율적 메타데이터 관리 기법
김동욱
,
강수용
디지털콘텐츠학회논문지
2015
.08
SSD 수명 관점에서 리눅스 I/O 스택에 대한 실험적 분석
정남기
,
한태희
전자공학회논문지
2015
.09
「메모리 전국시대 승자는 누구인가」 : “자계결합이 가져오는 반도체 지각변동”
정정화
전자공학회지
2015
.09
MCU에 내장된 플레쉬 메모리 오동작 테스트 가능한 ROM Writer 개발
김태선
,
박차훈
한국산업정보학회논문지
2015
.08
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2015-560-001352050