메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

논문 기본 정보

자료유형
학술대회자료
저자정보
류제국 (삼성전자공과대학교(SSIT)) 오선주 (삼성전자공과대학교(SSIT)) 박현호 (삼성전자공과대학교(SSIT))
저널정보
대한전자공학회 대한전자공학회 학술대회 2012년도 대한전자공학회 추계종합학술대회
발행연도
2012.11
수록면
158 - 161 (4page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
본 연구는 PCB Layer층수와 실제 양산제품의 공정조건조합에 따라 Warpage 거동에 영향을 미치는 요인을 Simulation과 DOE를 통하여 제품 평탄도에 영향을 최소화로 미치는 조건을 찾아내어 제시함으로서 제품납기단축과 공정안정화에 기여하도록 함에 목적이 있다.
Warpage란 Package가 휘어진 정도를 뜻하는 것으로서, 본 연구에서는 Package 외관을 보호하기 위해 진행하는 Molding시 Warpage에 영향을 미치는 Input인자를 확인하기 위한 연구이다.
기존연구는 Package외관을 형성하는 원재료인 EMC (Epoxy Mold Compound)물성 치 에 따른 Warpage발생정도를 확인한 연구였으나, 본 연구는 기존과는 다른 인자인 금형온도,PCB Layer, Mold Thickness의 3가지 인자들의 교호작용이 Warpage발생에 미치는 영향성에 대하여 실험하였으며, 실험결과를 통하여 Main Factor가 PCB Layer이며,Layer층수를 두껍게 할수록 Warpage 발생율이 16% 감소되어짐을 확인하였다.

목차

Abstract
요약
Ⅰ. 서론
Ⅱ. 본론
Ⅲ. 결론 및 향후 연구 방향
참고문헌

참고문헌 (0)

참고문헌 신청

이 논문의 저자 정보

이 논문과 함께 이용한 논문

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2015-560-000958063