지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
이용수
이 논문의 연구 히스토리 (2)
- 이 논문의 후속연구가 궁금하신가요?
- 연관 학술논문 또는 학술발표를 통해 보다 발전된 연구결과를 확인하실 수 있습니다.
- 이 논문의 연구 히스토리 확인하기
초록· 키워드
오류제보하기
본 논문은 SVM 알고리즘 기반의 실시간 사물 인식을 위한 고성능 벡터 내적 연산 회로를 제안한다. SVM 알고리즘은 다른 사물 인식 알고리즘에 비해 인식률이 높지만 연산량이 많다. 벡터 내적 연산은 SVM 알고리즘 연산의 주요 연산으로 사용되므로 실시간 사물 인식을 위해서는 고성능 벡터 내적 연산 회로의 구현이 필수적이다. 제안하는 회로는 연산 속도를 높이기 위해 6단 파이프라인 구조를 적용하였으며 SVM 기반 실시간 사물 인식을 가능하게 한다. 제안하는 회로는 Verilog HDL을 사용하여 RTL로 구현하였으며 실리콘 검증을 위해 TSMC 180nm 표준 셀 라이브러리를 이용하여 MPW 칩으로 제작하였다. 테스트 보드와 검증 애플리케이션 소프트웨어를 개발하고 이를 사용하여 MPW 칩의 동작을 확인하였다.
목차
요약
Abstract
Ⅰ. 서론
Ⅱ. 회로 구조
Ⅲ. MPW 칩 구현 및 검증
Ⅳ. 결론
REFERENCES
참고문헌 (5)
참고문헌 신청
1. [단행본] - V. N. Vapnik / 1998 / Statistical Learning Theory / John Wiley & Sons
2. [학술지(정기간행물)] - C. Kyrkou / 2012 / A Parallel Hardware Architecture for Real-Time Object Detection with Support Vector Machines / IEEE Trans. Computers 66 : 831 ~ 842
3. [학술대회논문] - M. Hiromoto / 2009 / Hardware Architecture for High-accuracy Real-time Pedestrian Detection with CoHOG Features / IEEE 12th International Conf. Computer Vision : 894 ~ 899
4. [학술대회논문] - A. Ghio / 2007 / A Support Vector Machine based Pedestrian Recognition System on Resourcelimited Hardware Architectures / Microelectronics and Electronics Conf : 161 ~ 163
5. [학술지(정기간행물)] - M. Papadonikolakis / 2012 / Novel Cascade FPGA Accelerator or Support Vector Machines Classification / IEEE Trans. on Neural Networks and Learning System 23 : 1040 ~ 1052
2. [학술지(정기간행물)] - C. Kyrkou / 2012 / A Parallel Hardware Architecture for Real-Time Object Detection with Support Vector Machines / IEEE Trans. Computers 66 : 831 ~ 842
3. [학술대회논문] - M. Hiromoto / 2009 / Hardware Architecture for High-accuracy Real-time Pedestrian Detection with CoHOG Features / IEEE 12th International Conf. Computer Vision : 894 ~ 899
4. [학술대회논문] - A. Ghio / 2007 / A Support Vector Machine based Pedestrian Recognition System on Resourcelimited Hardware Architectures / Microelectronics and Electronics Conf : 161 ~ 163
5. [학술지(정기간행물)] - M. Papadonikolakis / 2012 / Novel Cascade FPGA Accelerator or Support Vector Machines Classification / IEEE Trans. on Neural Networks and Learning System 23 : 1040 ~ 1052
이 논문의 저자 정보
이 논문과 함께 이용한 논문
연산 공유에 기반을 둔 H.264 디코더용 IP/IT/IQ의 효율적인 회로 구조
천동엽
,
심재오
,
이선영
외 1명
대한전자공학회 학술대회
2007
.11
SVM 기반 실시간 사물 인식을 위한 고성능 벡터 내적 연산 회로 설계
신재호
,
김수진
,
조경순
대한전자공학회 학술대회
2012
.11
물체 인식을 위한 Haar-like 특징 추출 및 AdaBoost 인식 회로 설계
김성모
,
유상현
,
조경순
대한전자공학회 학술대회
2014
.11
HD급 영상을 위한 고성능 Haar-like 특징 추출 회로 설계
김성모
,
신재호
,
김수진
외 1명
대한전자공학회 학술대회
2013
.11
지능형 자동차를 위한 고성능 Haar-like 특징 추출 및 AdaBoost 인식 회로 설계
김수진
,
박상균
,
이선영
외 1명
대한전자공학회 학술대회
2012
.06
최근 본 자료
댓글(0)
0