지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
이용수
요약
ABSTRACT
Ⅰ. 서론
Ⅱ. FinFET
Ⅲ. 문턱전압이하 전류모델
Ⅳ. 이중게이트 FinFET의 크기변화에 따른 특성
Ⅴ. 결론
참고문헌
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
3차원 포아송방정식을 이용한 FinFET의 문턱전압특성분석
한국정보통신학회논문지
2009 .11
n-FinFET과 p-FinFET의 스페이서 길이에 따른 충돌이온화 특성 비교
대한전자공학회 학술대회
2015 .06
7nm bulk FinFET에서 Via 높이에 따른 Self Heating 효과 분석
대한전자공학회 학술대회
2015 .06
3차원 포아송방정식을 이용한 FinFET의 포텐셜분포 모델
한국정보통신학회논문지
2009 .04
2차원 양자 역학적 모델링 및 시뮬레이션
대한전자공학회 학술대회
2003 .07
Self Heating Effects in Sub-nm Scale FinFETs
전기전자재료학회논문지
2020 .01
3D Device Simulator를 이용한 22nm Multi-fin FinFET 구조 분석
대한전자공학회 학술대회
2012 .06
[반도체·재료 및 부품] 나노-스케일 전계 효과 트랜지스터 모델링 연구 : FinFET
전자공학회논문지-SD
2004 .06
나노구조 FinFET에서 게이트산화막의 특성에 따른 터널링의 변화 분석
한국정보통신학회논문지
2008 .09
실제적 구조를 가진 벌크 및 SOI FinFET에서 발생하는 동적 self-heating 효과
전자공학회논문지
2015 .10
나노구조 이중게이트 FinFET의 크기변화에 따른 문턱전압이동 및 DIBL 분석
한국정보통신학회논문지
2007 .04
3D TCAD Analysis of Hot-Carrier Degradation Mechanisms in 10 nm Node Input/Output Bulk FinFETs
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2016 .04
3D Device simulator를 사용한 공정과 Layout에 따른 FinFET 아날로그 특성 연구
전자공학회논문지
2013 .04
Simple and Accurate Capacitance Modeling of 32nm Multi-fin FinFET
대한전자공학회 ISOCC
2013 .11
Fabrication of p-type FinFETs with a 20 nm Gate Length using Boron Solid Phase Diffusion Process
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2006 .03
Performance Optimization Study of FinFETs Considering Parasitic Capacitance and Resistance
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2014 .10
20 nm급 FinFET 소자의 컨택 기생 커패시턴스 모델 개발
대한전자공학회 학술대회
2013 .11
I/O FinFET에서 로컬도핑에 대한 고온캐리어 열화 효과 분석
대한전자공학회 학술대회
2015 .06
Analysis of Bias Dependent Threshold Voltage of FinFET using Analytical Potential Model
INTERNATIONAL CONFERENCE ON FUTURE INFORMATION & COMMUNICATION ENGINEERING
2009 .06
0