메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

논문 기본 정보

자료유형
학술대회자료
저자정보
Jeong-In Park (인하대학교) Jewong Yeon (인하대학교) Seung-Jun Yang (인하대학교) Hanho Lee (인하대학교)
저널정보
대한전자공학회 대한전자공학회 ISOCC ISOCC 2012 Conference
발행연도
2012.11
수록면
629 - 632 (4page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
A high-speed low-complexity time-multiplexing Reed-Solomon (RS)-based forward error correction (FEC) architecture based on pipelined truncated inversionless Berlekamp-Massey (pTiBM) algorithm is presented. The proposed architecture has very high speed and very low hardware complexity compared with conventional RS-based FEC architectures. A high-throughput data rate is facilitated by employing a three-parallel processing pipelining technique and modified syndrome computation block. The time-multiplexing method for pTiBM architecture is used in the parallel RS decoder to reduce hardware complexity. The proposed architecture has been designed and implemented with 90-㎚ CMOS technology. Synthesis results show that the proposed 16-channel Reed-Solomon-based FEC architecture requires 417,600 gates and can operate at 640 ㎒ to achieve a throughput of 240 Gb/s.

목차

Abstract
Ⅰ. INTRODUCTION
Ⅱ. THREE-PARALLEL REED-SOLOMON DECODER
Ⅲ. 16-CHANNEL TIME-MULTIPLEXING REEDSOLOMON-BASED FEC ARCHITECTURE
Ⅳ. RESULT AND COMPARISON
Ⅴ. CONCLUSIONS
REFERENCES

참고문헌 (0)

참고문헌 신청

이 논문의 저자 정보

이 논문과 함께 이용한 논문

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2014-569-000730602