지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술대회자료
- 저자정보
- 발행연도
- 2009.8
- 수록면
- 1,492 - 1,497 (6page)
이용수
초록· 키워드
오류제보하기
The mixed translinear loop, serving as the input stage of a CMOS CCCII, is analyzed in large signal method to examine the linearity condition, which is simply the matching between NMOS and PMOS loop components. Example configurations, providing linear and nonlinear V-I characteristic of input voltage and current, are simulated in the HSPICE based on the AMS’ 0.35μ CMOS process. The results verify the necessity of matching condition in designing a linear CMOS CCCII. To obtain an optimized design, the geometric programming is utilized based on attained perceptions. A sample requirement, also based on the AMS’ 0.35μ CMOS process, is globally optimized. The obtained solution is simulated in the HSPICE to verify the performances, which are satisfying the requirement quite well.
목차
Abstract
1. INTRODUCTION
2. THE PRINCIPLE OF CCCII
3. ANALYSIS OF CMOS MIXED TRANSLINEAR-LOOP
4. LINEARITY SIMULATION
5. LINEAR OPTIMAL DESIGN VIA THE GEOMETRIC PROGRAMMING
6. DESIGN EXAMPLES
7. CONCLUSION
REFERENCES
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
Novel current-mode biquad filter using plus type CCCIIs and grounded capacitors
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2007 .07
-
CCCII-based High-output Impedance Current-mode Universal Filter Employing Only Grounded Capacitors
제어로봇시스템학회 국제학술대회 논문집
2006 .10
-
CURRENT-MODE MULTIFUNCTION FILTER WITH MINIMUM NUMBER OF ACTIVE AND PASSIVE COMPONENTS USING MO-CCCIIs
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2006 .07
-
Universal current-mode biquadratic filter using CCCIIs and grounded capacitors
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2006 .07
-
Principles of CMOS System Design
한국통신학회 워크샵
1986 .01
-
A CMOS Multi-phase Delay-Locked Loop for storage media using a 0.18-㎛ CMOS Process
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2005 .07
-
CMOS LC VCO Using 0.18 μm Mixed Signal CMOS Process
대한전자공학회 ISOCC
2006 .10
-
0.5㎛ 이하의 CMOS 기술을 위한 공정 및 소자 설계에 관하여 (On the Process and Device Design for Sub-0.5㎛ CMOS Technology )
대한전자공학회 학술대회
1989 .01
-
CMOS 표준 셀의 자동설계 ( An Automated Design of CMOS Standard Cells )
전자공학회논문지
1986 .11
-
Low-Power Carry Look-Ahead Adder With Multi-Threshold Voltage CMOS Technology
한국정보과학회 강원지부 학술대회 논문집
2007 .06
-
CMOS 최적 회로 합성기 연구 ( An Optimized Sizing Program for CMOS Circuits )
특정연구 결과 발표회 논문집
1989 .01
-
CMOS 최적 회로 합성기 연구 ( An Optimized Sizing Program for CMOS Circuits )
한국통신학회 학술대회논문집
1989 .01
-
CMOS기반 홀 플레이트 설계에 관한 연구
대한전자공학회 학술대회
2016 .11
-
2.5V-2.4㎓ CMOS 전력 증폭기의 설계
대한전자공학회 학술대회
2000 .06
-
고정밀 CMOS 스마트 온도센서 설계
대한전자공학회 학술대회
2009 .11
-
1.2μm CMOS 공정을 이용한 매크로 셀의 설계 ( A Design of Macro Cell Using 1.2μm CMOS Process )
대한전자공학회 학술대회
1989 .11
-
누설전력소비만을 갖는 CMOS 전달게이트 회로
대한전자공학회 학술대회
2008 .06
-
CMOS 아날로그 셀 라이브레리 설계에 관한 연구 - CMOS 온-칩 전류 레퍼런스 회로 ( A Study on a CMOS Analog Cell-Library Design ( - A CMOS On-Chip Current Reference Circuit ) )
전자공학회논문지-A
1996 .04
-
CMOS 기준 전압 발생기
대한전자공학회 학술대회
1998 .11
이 논문의 저자 정보
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2014-569-000764806