지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
이용수
Abstract
I. 서론
II. 로직 테스터의 개요
III. 로직 테스터 채널의 타이밍 모델
IV. 자체 채널을 이용한 로직테스터의 채널간 지연시간 보정
V. 실험 및 결론
참고문헌
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
고속 디지털 시스템에서 전달 시간차의 보정 모델링 및 구현
대한전기학회 학술대회 논문집
2002 .11
높이 보정이 가능한 자동4점 Optical PICK-UP Skew 조정장치 구현
대한전자공학회 학술대회
2008 .06
고속 디지털 거리 카메라의 구현 ( Implementation of a High Speed Digital Range Camera )
대한전자공학회 학술대회
1995 .01
높이 보정이 가능한 자동4점 Optical PICK-UP Skew 조정장치 구현
대한전자공학회 학술대회
2008 .06
최악시간 분석을 위한 Timing-C 언어의 설계 및 구현에 관한 연구
한국통신학회 학술대회논문집
1999 .07
서보모터 Skew 형식에 따른 특성 분석
대한전기학회 학술대회 논문집
2014 .07
C 대역 고속 디지털 통신용 무선부 설계 및 구현에 관한 연구
한국통신학회 학술대회논문집
2018 .01
Effects of V-Skew on the Torque Characteristic in Permanent Magnet Synchronous Motor
국제 전기 기기 및 시스템 논문지
2013 .01
Hardware Implementation of Time Skew Calibration Block for Time Interleaved ADC
디지털산업정보학회논문지
2017 .01
디지털 제어 방식의 가변 시간 지연 라인을 이용한 Skew 보상을 위한 회로 설계
대한전자공학회 학술대회
2010 .06
디지털 제어 방식의 가변 시간 지연 라인을 이용한 Skew 보상을 위한 회로 설계
대한전자공학회 학술대회
2010 .06
고속 디지털 전송을 위한 새로운 5B6B 선로 부호 설계 ( Design of Novel Line Code for High Speed Digital Transmission )
한국통신학회 학술대회논문집
1998 .01
Circuit Timing Analysis and Optimization under Flexible Flip-flop Timing Model
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2017 .12
Time-skews를 고려한 CMOS회로의 테스트 생성 알고리즘 ( Test Generation Algorithm for CMOS Circuits Considering Time-skews )
대한전자공학회 학술대회
1987 .07
Time-skews를 고려한 CMOS 회로의 테스트 생성 알고리즘
대한전기학회 학술대회 논문집
1987 .07
고속 디지털 시스템 개발을 위한 웹기반 성능 분석 서비스 플랫폼
대한전기학회 워크샵
2019 .07
Advanced Low-Skew Clock Network Design Method
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2003 .07
디지털 오디오 시스템의 디지털-디지털 신호 변환기 설계에 관한 연구 ( A study on the design on the digital to digital converter for Digital audio systems )
대한전자공학회 학술대회
1989 .07
0