메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

논문 기본 정보

자료유형
학술대회자료
저자정보
Tse-Chen Yeh (National Sun Yat-sen University) Ming-Chao Chiang (National Sun Yat-sen University)
저널정보
대한전자공학회 대한전자공학회 ISOCC ISOCC 2010 Conference
발행연도
2010.11
수록면
376 - 379 (4page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
This paper investigates the performance exploration which is affected by different bus arbitration policies of on-chip bus modeling at cycle-count-accurate (CCA) and cycle-accurate (CA) level. All the performance exploration is simulated on the QEMU and SystemC-based virtual platform with a full-fledged operating system up and running by using CCA and CA instruction set simulators as the processor models. To compare the performance at the CCA and CA levels, we use different bus arbitration policies between the processor model and the Direct Memory Access Controller model with two master ports connected by AMBA 2.0 bus modeled at the corresponding level. The statistics at the different levels and different arbitration policies, such as the bus contentions and the bus utilization, are collected by booting up Linux with data movement via DMA. Moreover, the experimental results reveal the tradeoff between the simulation speed and the modeling accuracy of a virtual platform.

목차

Abstract
Ⅰ. INTRODUCTION
Ⅱ. RELATED WORK
Ⅲ. MODELING ACCURACY
Ⅳ. EXPERIMENTAL RESULTS
Ⅴ. CONCLUSION AND FUTURE WORK
ACKNOWLEDGMENT
REFERENCES

참고문헌 (0)

참고문헌 신청

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2013-569-001489740