Bit-level Systolic Array for Convolution with Multiplexer-based Bit-serial Multiplier

Jae-Jin Lee ,  Chan-Gun Jeong ,  Gi-Yong Song

ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications

2003 .07

Efficient Bit-Serial Multipliers for a Class of Finite Fields

Soonhak Kwon ,  Heuisu Ryu

한국통신학회 학술대회 및 강연회

2002 .04

저전력 회로를 이용한 12 bit 병렬곱셈기

金鎭貞 ,  鄭德鎭

전기학회논문지

1998 .12

Selective Multiplexer-Removal Algorithm for Lowering Power Consumption of Circuits

Chi-Hoon Shin ,  Myeong-Hoon Oh ,  Young-Woo Kim 외 2명

대한전자공학회 ISOCC

2008 .11

2의 보수 Bit Sequential Multiplier 의 설계 ( Design of a Two`s Complement Bit Sequential Multiplier )

이정근 ,  임인칠

대한전자공학회 학술대회

1985 .01

PERFORMANCE ANALYSIS FOR A FINITE CAPACITY ASYNCHRONOUS MULTIPLEXER

Seung Hwan Kim ,  Jin Soo Pa ,  k 외 2명

JTC-CSCC : Joint Technical Conference on Circuits Systems, Computers and Communications

1992 .01

Performance of Analysis for a Finite Capacity Asynchronous Multiplexer

Seung Hwan Kim

KITE JOURNAL OF ELECTRONICS ENGINEERING

1993 .01

Design of an 32 bit Asynchronous Multiplier

Tae Hack Lee ,  Hoon Mo Yang ,  Seung Il Sohn 외 1명

ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications

1998 .01

A POWER MINIMIZATION TECHNIQUE IN A 54 x 54 BIT MULTIPLIER

Min Kyu Song ,  Kunihi ,  o Asada

ICVC : International Conference on VLSI and CAD

1995 .01

A Waveguide Output Multiplexer with Two Kinds of Bandpass Filters for Communication Satellite

Hi ,  aike ,  Ta 외 6명

Joint Conference on Satellite Communications

2006 .01

2의 보수 Bit Sequential Multiplier의 設計

李廷根 ,  林寅七

대한전자공학회 학술대회

1985 .06

32X32 Booth Multiplier Capable of the Parallel Computations of 32 , 16 , 8 Bit Multimedia Data

Jung Hyun Choi ,  Jae Hee You

ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications

1998 .01

삼항 기약다항식 기반의 저면적 Shifted Polynomial Basis 비트-병렬 곱셈기

장남수 ,  김창한

정보보호학회논문지

2010 .10

An Area-Efficient GF(2^m) MSD Multiplier based on an MSB Multiplier for Elliptic Curve LSI

Ryuta Na ,  a ,  Kazuno 외 3명

ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications

2007 .07

저전압 / 고속 8-bit 곱셈기의 설계 ( A Design of High Speed 8-bit Multiplier for Low Voltage Application )

기훈재 ,  백우현 ,  김수원

대한전자공학회 학술대회

1995 .11

저전압 / 고속 8-bit 곱셈기의 설계

기훈재 ,  백우현 ,  김수원

대한전자공학회 학술대회

1995 .12

Bit-dropping에 의한 Overload Control 방식을 채용한 Packet Voice Multiplexer의 성능 분석에 관한 연구 ( Performance Analysis of a Packet Voice Multiplexer Using the Overload Control Strategy by Bit Dropping )

우준석 ,  은종관

한국통신학회논문지

1993 .01

All - One Polynomial에 의해 정의된 유한체 GF(2m) 상의 새로운 Low - Complexity Bit - Parallel 정규기저 곱셈기

장용희 ,  권용진

정보과학회논문지 : 시스템 및 이론

2004 .02

32 x 32 비트 고속 병렬 곱셈기 구조 ( An Architecture for 32 x 32 bit high speed parallel multiplier )

김영민 ,  조진호

전자공학회논문지-B

1994 .10

M23 DIGITAL MULTIPLEXER WITH PROTECTION SWITCH

김영균 ,  조규석

대한전자공학회 학술대회

1980 .01